本發(fā)明屬于高壓半導(dǎo)體功率集成電路專用器件，具體涉及一種具有p埋層的絕緣層上硅三柵ldmos晶體管。

背景技術(shù)：

1、隨著電力電子技術(shù)的快速發(fā)展，對集成電路耐高壓、高效率的需求逐步提高，橫向雙擴散金屬氧化物半導(dǎo)體（ldmos）作為集成功率器件在其中扮演著舉足輕重的角色。功率器件追求的兩大性能就是高耐壓和低功耗，常用品質(zhì)因數(shù)（fom=bv2/?ron,sp）來衡量器件的性能。ldmos具有高擊穿特性和與標(biāo)準(zhǔn)低壓cmos工藝兼容等優(yōu)點，被廣泛應(yīng)用于各種功率ic中。

2、為實現(xiàn)器件的高性能，研究者常通過新材料和先進(jìn)工藝的不斷引入，ldmos器件將在高壓、高頻和高效率應(yīng)用中發(fā)揮更大作用。三柵結(jié)構(gòu)通過引入多段柵電極，調(diào)節(jié)漂移區(qū)電位分布，減小電場峰值，提升耐壓性能，同時擴展溝道寬度從而有效降低器件導(dǎo)通電阻。p型埋層技術(shù)是指在ldmos的漂移區(qū)引入p型摻雜區(qū)域，優(yōu)化漂移區(qū)下方的電場分布，提高器件的耐壓能力，此外p型埋層可以有效隔離漂移區(qū)與襯底之間的寄生通道，減少漏電流。但是，p埋層的注入會帶來的表面不平整會增強溝道內(nèi)電子的雜質(zhì)散射，從而導(dǎo)致溝道電子遷移率降低，引起開態(tài)電阻退化。

技術(shù)實現(xiàn)思路

1、本發(fā)明的目的在于提供一種基于絕緣層上硅(silicon-on-insulator,?soi)襯底，且同時具有p埋層和三柵結(jié)構(gòu)的橫向雙擴散金屬氧化物半導(dǎo)體(lateral?double-diffused?metal-oxide-semiconductor，ldmos)晶體管。

2、第一方面，本發(fā)明提供一種具有p埋層的絕緣層上硅三柵ldmos晶體管，包括依次層疊的襯底層、埋氧層、硅膜層和器件頂層；所述硅膜層包括源區(qū)、硅體、漏區(qū)、漂移區(qū)和p埋層。所述源區(qū)設(shè)置在硅體頂部遠(yuǎn)離漂移區(qū)的一側(cè)。所述p埋層嵌入在漂移區(qū)的底部，使得漂移區(qū)呈開口朝向埋氧層的u形結(jié)構(gòu)，構(gòu)成一個折疊的超級結(jié)結(jié)構(gòu)。

3、作為優(yōu)選，所述器件頂層中的柵電極呈u型結(jié)構(gòu)，覆蓋在硅體的頂面和兩側(cè)面上。

4、作為優(yōu)選，所述柵電極的底部覆蓋至硅體與埋氧層的連接處。

5、作為優(yōu)選，所述柵電極與的硅體的各側(cè)面之間均通過柵氧層隔開。柵氧層的材料為二氧化硅

6、作為優(yōu)選，所述柵氧層的厚度為0.1μm。

7、作為優(yōu)選，所述的p埋層的摻雜類型為p型，摻雜濃度為4×1014cm-3~5×1017cm-3。

8、作為優(yōu)選，所述器件頂層中的源電極設(shè)置在源區(qū)上。所述器件頂層中的漏電極位于漏區(qū)的上方。

9、作為優(yōu)選，呈u形結(jié)構(gòu)的所述漂移區(qū)不同方向的厚度相等，厚度值為0.3μm～0.49μm。

10、作為優(yōu)選，所述源區(qū)包括并列設(shè)置的源區(qū)p+部分和源區(qū)n+部分。

11、作為優(yōu)選，所述的漂移區(qū)的摻雜類型為n型，摻雜濃度為1×1016cm-3~5×1016cm-3。

12、本發(fā)明具有的有益效果是：

13、1.?本發(fā)明在ldmos的漂移區(qū)中間插入柱狀p埋層，形成類似超級結(jié)結(jié)構(gòu)，調(diào)制漂移區(qū)電場，使得漂移區(qū)電場分布更加均勻，改善了resurf效應(yīng)，有助于提高器件的擊穿電壓。

14、2.?本發(fā)明中的p埋層使得漂移區(qū)形成u形結(jié)構(gòu)，增加了多個面作為電流路徑，有效的降低導(dǎo)通電阻。

15、3.?本發(fā)明中的柵電極采用三面u型柵結(jié)構(gòu)，擴展了溝道寬度，與漂移區(qū)擴展的電流路徑相匹配，進(jìn)一步降低了器件的導(dǎo)通電阻，同時緩解柵電極附近電場擁擠，有助于提高器件擊穿電壓。

技術(shù)特征：

1.一種具有p埋層的絕緣層上硅三柵ldmos晶體管，包括依次層疊的襯底層（8）、埋氧層（7）、硅膜層和器件頂層；所述硅膜層包括源區(qū)、硅體（3）、漏區(qū)（4）、漂移區(qū)（5）和p埋層（6）；其特征在于：所述源區(qū)設(shè)置在硅體（3）頂部遠(yuǎn)離漂移區(qū)（5）的一側(cè)；所述p埋層（6）嵌入在漂移區(qū)（5）的底部，使得漂移區(qū)（5）呈開口朝向埋氧層（7）的u形結(jié)構(gòu)。

2.根據(jù)權(quán)利要求1所述的一種具有p埋層的絕緣層上硅三柵ldmos晶體管，其特征在于：所述器件頂層中的柵電極（11）呈u型結(jié)構(gòu)，覆蓋在硅體（3）的頂面和兩側(cè)面上。

3.根據(jù)權(quán)利要求2所述的一種具有p埋層的絕緣層上硅三柵ldmos晶體管，其特征在于：所述柵電極（11）的底部覆蓋至硅體（3）與埋氧層（7）的連接處。

4.根據(jù)權(quán)利要求2所述的一種具有p埋層的絕緣層上硅三柵ldmos晶體管，其特征在于：所述柵電極（11）與的硅體（3）的各側(cè)面之間均通過柵氧層隔開。

5.根據(jù)權(quán)利要求4所述的一種具有p埋層的絕緣層上硅三柵ldmos晶體管，其特征在于：所述柵氧層的厚度為0.1μm。

6.根據(jù)權(quán)利要求1所述的一種具有p埋層的絕緣層上硅三柵ldmos晶體管，其特征在于：所述的p埋層（6）的摻雜類型為p型，摻雜濃度為4×1014cm-3~5×1017cm-3。

7.根據(jù)權(quán)利要求1所述的一種具有p埋層的絕緣層上硅三柵ldmos晶體管，其特征在于：所述器件頂層中的源電極（9）設(shè)置在源區(qū)上；所述器件頂層中的漏電極（10）位于漏區(qū)（4）的上方。

8.根據(jù)權(quán)利要求1所述的一種具有p埋層的絕緣層上硅三柵ldmos晶體管，其特征在于：呈u形結(jié)構(gòu)的所述漂移區(qū)（5）不同方向的厚度相等，厚度值為0.3μm～0.49μm。

9.根據(jù)權(quán)利要求1所述的一種具有p埋層的絕緣層上硅三柵ldmos晶體管，其特征在于：所述源區(qū)包括并列設(shè)置的源區(qū)p+部分（1）和源區(qū)n+部分（2）。

10.根據(jù)權(quán)利要求1所述的一種具有p埋層的絕緣層上硅三柵ldmos晶體管，其特征在于：所述的漂移區(qū)（5）的摻雜類型為n型，摻雜濃度為1×1016cm-3~5×1016cm-3。

技術(shù)總結(jié)
本發(fā)明公開了一種具有P埋層的絕緣層上硅三柵LDMOS晶體管；該晶體管包括依次層疊的襯底層、埋氧層、硅膜層和器件頂層。本發(fā)明在硅膜層中設(shè)有被漂移區(qū)包裹的柱狀P埋層，形成折疊的超級結(jié)結(jié)構(gòu)，調(diào)制漂移區(qū)電場，使得漂移區(qū)電場分布更加均勻，改善了RESURF效應(yīng)，有助于提高器件的擊穿電壓；此外，U形結(jié)構(gòu)的漂移區(qū)增加了多個面作為電流路徑，有效的降低導(dǎo)通電阻。此外，本發(fā)明中的柵電極采用三面U型柵結(jié)構(gòu)擴展了溝道寬度，與漂移區(qū)擴展的電流路徑相匹配，進(jìn)一步降低了器件的導(dǎo)通電阻，同時緩解柵極附近電場擁擠，有助于提高器件擊穿電壓。

技術(shù)研發(fā)人員：胡月,項美芳,錢詩琛,王高峰
受保護的技術(shù)使用者：杭州電子科技大學(xué)溫州研究院有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/4/28