本申請涉及半導體器件，具體地，涉及一種sic橫向jfet器件。

背景技術：

1、sic橫向jfet器件是一種非常適合應用在射頻，功率領域的半導體器件。首先，sic作為一種寬禁帶半導體材料，相較于si有著更高的擊穿場強，因此可以在sic中實現相同擊穿電壓等級，但漂移區更短，導通電阻更小的器件。其次，sic橫向jfet器件的電流導通在sic體內，而不是像sic?mos器件一樣電流流經sic-sio2的界面，因此可以避免界面處缺陷導致的載流子遷移率低，可靠性差等諸多問題。此外，sic材料熱導系數高，在功率應用下有著天然的散熱優勢。

2、圖1是一個目前已經公開的sic?l-jfet器件的橫切截面圖，該器件主體圖示標號分別代表：襯底101，第二外延層102，第一外延層103，漂移區104，漏極注入區105，漏極106，源極107，第一源極接觸區108，溝道區109，柵極110，第二源極接觸區111，氧化物層206，源極接觸金屬化合物201-1，柵極接觸金屬化合物201-2，漏極接觸金屬化合物201-3，柵極屏蔽板202，源極接觸通孔203-1，柵極接觸通孔203-2，漏極接觸通孔203-3，源極金屬層204-1，漏極金屬層204-3，接地背孔205。

3、對于射頻應用場景下，例如，通信基站，射頻電源，微波加熱等，由于器件本身功率較大，器件需要在背面散熱，同時現有外圍電路架構設計需要，一般射頻放大器件的源極都需要接地到芯片背面，在現有專利里面的器件將源極進行接地是通過接地背孔205實現的，工藝上一般是通過刻蝕從晶圓背面打孔，直到源極金屬層204-1上停下，隨后在孔內沉積金屬，金屬會和源極金屬層204-1短接，這樣就實現了將器件的源極接地的目的，但是這樣做至少會有如下問題：

4、1.工藝復雜度以及工藝成本高。目前常見的碳化硅襯底厚度為300-400μm，前道工藝做完，減薄之后的厚度也在200μm左右，要在如此厚的襯底上刻深孔，會耗費很長的刻蝕機時，投入較大的工藝成本，同時，進行如此深的碳化硅的深孔加工，即要求前期刻蝕200μm碳化硅深孔效率高，刻蝕速度快，又要求刻蝕到一般厚度在2-3μm的正面金屬層時及時停住對刻蝕機臺要求很高，面內均勻性很難把控，導致晶圓內有些位置的孔還未刻開，有些位置的孔已經將金屬層打穿，造成器件損壞。

5、2.器件有源區排布受限，金屬走線困難。碳化硅深孔加工很難做到較大的深寬比，對于孔深180μm孔來說，孔尺寸至少要大到50μm×50μm才能保證較為均勻，側壁陡直的孔形貌。而且，從背面打孔到正面還會存在對準的問題，為了保證孔底部能夠落到正面的某層金屬上，金屬大小還要再比孔尺寸再大20μm左右，以免孔落到金屬之外的有源區位置，導致器件失效。而這就要求器件有源區之間至少要留足90μm的間距來給背孔，而整個器件的有源區大小也不到20μm，這意味器件有源區位置排布將會極大受到背孔排布的擠壓，從而造成有源區空間浪費，集成度降低，金屬布線困難等等伴生問題。

6、因此，傳統的sic橫向jfet器件的源極接地導致占用器件面積較大，是本領域技術人員急需要解決的技術問題。

7、在背景技術中公開的上述信息僅用于加強對本申請的背景的理解，因此其可能包含沒有形成為本領域普通技術人員所知曉的現有技術的信息。

技術實現思路

1、本申請提供了一種sic橫向jfet器件，以解決傳統的sic橫向jfet器件的源極接地導致占用器件面積較大的技術問題。

2、本申請提供了一種sic橫向jfet器件，包括：

3、第二摻雜類型的襯底，所述襯底接地；

4、第一摻雜類型的sic材料的外延層，形成在襯底之上；

5、第一通孔，自所述外延層的上表面向下貫穿外延層且所述第一通孔的底端進入到所述襯底內；

6、第二摻雜類型的sic材料的連接區，填充在所述第一通孔內；

7、第一摻雜類型的源極，形成在所述外延層內；

8、源極接觸金屬化合物，形成在所述連接區之上，且與所述源極之間電連接；

9、其中，所述源極接觸金屬化合物通過第二摻雜類型的連接區和接地的第二摻雜類型的襯底電連接。

10、本申請由于采用以上技術方案，具有以下技術效果：

11、采用第一通孔及填充在第一通孔內的連接區，第一通孔所占用的面積較小，器件面積利用率較高。對于深度為10μm的第一通孔，所以第一通孔的尺寸可以降低到5μm×5μm以下。這樣，極大地降低了第一通孔排布的難度，給有源區留足空間，同時降低了正面有源區電極連接金屬走線的難度，提升器件的集成度。

技術特征：

1.一種sic橫向jfet器件，其特征在于，包括：

2.根據權利要求1所述的sic橫向jfet器件，其特征在于，所述襯底(101)為單晶的低阻的襯底(101)；

3.根據權利要求2所述的sic橫向jfet器件，其特征在于，所述連接區(112)進入所述襯底(101)深度的取值范圍為大于等于0.1μm小于等于100μm。

4.根據權利要求1所述的sic橫向jfet器件，其特征在于，所述襯底(101)為低阻的襯底(101)；

5.根據權利要求1至4任一所述的sic橫向jfet器件，其特征在于，所述外延層包括：

6.根據權利要求5所述的sic橫向jfet器件，其特征在于，還包括：

7.根據權利要求6所述的sic橫向jfet器件，其特征在于，所述源極(107)和所述漂移區(104)之間具有第一間隙；

8.根據權利要求7所述的sic橫向jfet器件，其特征在于，還包括：

9.根據權利要求8所述的sic橫向jfet器件，其特征在于，還包括：

10.根據權利要求9所述的sic橫向jfet器件，其特征在于，還包括：

技術總結
本申請提供了一種SiC橫向JFET器件，包括：第二摻雜類型的襯底，所述襯底接地；第一摻雜類型的SIC材料的外延層，形成在襯底之上；第一通孔，自所述外延層的上表面向下貫穿外延層且所述第一通孔的底端進入到所述襯底內；第二摻雜類型的SIC材料的連接區，填充在所述第一通孔內；第一摻雜類型的源極，形成在所述外延層內；源極接觸金屬化合物，形成在所述連接區之上，且與所述源極之間電連接；其中，所述源極接觸金屬化合物通過第二摻雜類型的連接區和接地的第二摻雜類型的襯底電連接。本申請解決了傳統的SiC橫向JFET器件的源極接地導致占用器件面積較大的技術問題。

技術研發人員：王暢暢
受保護的技術使用者：蘇州華太電子技術股份有限公司
技術研發日：
技術公布日：2025/4/28