本申請涉及集成電路設計領域，尤其涉及振蕩器電路設計領域。

背景技術：

1、振蕩器是許多電子系統的重要組成部分，可以為芯片各個模塊提供時鐘信號。在模擬集成電路中，常常需要一些低頻的周期信號，比如時鐘信號、具有一定占空比的脈沖信號等。其中，rc振蕩器因其結構相對簡單、外圍元件少等優點，在cmos工藝中得到廣泛應用。

2、近年來，隨著成本壓力的不斷增大，芯片的低功耗、小面積設計逐漸成為研究的熱點問題。現有技術中的張弛振蕩器雖然結構簡單，但仍存在一些亟待解決的問題：首先，傳統結構通常采用兩組電容來實現低頻時鐘，額外浪費了很多芯片面積；其次，雖然一些改進方案采用了單個電容的設計，但要產生低頻時鐘的同時兼顧低功耗，往往會導致電容容值的增加，不利于控制成本；再者，現有振蕩器的時鐘精度容易受到電源紋波的影響，影響整體性能。

3、因此，如何在保證振蕩器性能的前提下，設計出更簡單的電路結構，實現低功耗、小面積且具有較高時鐘精度的振蕩器，是目前亟需解決的技術問題。

技術實現思路

1、本申請的目的在于提供一種低功耗振蕩器電路，以解決上述背景技術中提出的問題。

2、本申請公開了一種低功耗振蕩器電路，包括：

3、參考電壓產生模塊，包括采樣保持電路和第一恒流源，采樣保持電路與電源電連接，用于對電源電壓進行采樣保持，第一恒流源與采樣保持電路相連，輸出參考電壓；

4、振蕩模塊，包括可變電容和第二恒流源，可變電容一端通過開關電路與電源相連，另一端與第二恒流源相連，第二恒流源的電流為第一恒流源電流的m倍，其中m為大于1的整數；

5、比較模塊，輸入端分別與參考電壓和可變電容連接，輸出端與整形模塊相連；

6、整形模塊，用于控制所述開關電路，使可變電容電壓周期性變化，產生振蕩信號并輸出時鐘信號。

7、在一個優選例中，所述采樣保持電路包括：

8、第一電容、第二電容和第三電容，所述第一電容和第二電容容值相等，所述第三電容容值為第一電容的n倍，其中n為大于1的整數；

9、第一控制開關、第二控制開關，用于控制所述電容與地的連接；

10、其中，所述第一電容、第二電容和第三電容的一端均與電源相連，第一電容另一端通過第一控制開關接地，第二電容另一端通過第二控制開關接地，第三電容另一端通過第一控制開關和第二控制開關接地。

11、在一個優選例中，所述第一控制開關和第二控制開關交替導通。

12、在一個優選例中，所述第一恒流源通過電阻將采樣保持電路的電壓轉換為參考電壓。

13、在一個優選例中，所述可變電容為varactor電容，其柵極接地，源極和漏極分別作為varactor電容的兩端與第二恒流源和開關電路相連。

14、在一個優選例中，所述開關電路包括第三控制開關和第四控制開關，所述第三控制開關和第四控制開關的導通與關斷由整形模塊輸出信號控制。

15、在一個優選例中，所述比較模塊包括比較器，所述比較器為雙端輸入單端輸出結構，輸入端分別連接參考電壓和可變電容電壓，輸出端連接整形模塊輸入端。

16、在一個優選例中，所述整形模塊包括緩沖器和觸發器，所述緩沖器輸入端連接比較器輸出端，輸出端連接觸發器輸入端，所述觸發器輸出占空比為50％的時鐘信號至整形模塊輸出端。

17、在一個優選例中，還包括使能信號，所述使能信號用于控制所述低功耗振蕩器電路的啟動。

18、本申請提供的低功耗振蕩器電路具有以下有益效果：

19、首先，降低功耗。本振蕩器電路采用了多項措施來降低功耗。本發明采用單個比較器通過電容周期性充放電來實現輸出振蕩信號，比較傳統結構可以減少一路比較器的使用，有效降低了功耗和面積。其次由于電容cmos1的電壓v1最大值為電源電壓vdd，所以vref模塊可以產生更高的參考電壓，這可以有效降低恒流源i2的值，進一步降低了靜態功耗。采樣保持電路第一恒流源參考電壓可變電容第二恒流源i1提供可變電容充放電電流，且其電流是第一恒流源i2的m倍，在滿足充放電需求的同時，進一步降低了電流損耗；同時，低占空比的時鐘信號減少了電路開啟時間，有效降低了動態功耗。綜合這些措施，本振蕩器電路的總功耗得到顯著降低。

20、進一步的，提高頻率精度。本申請采用采樣保持電路對電源電壓進行周期性的采樣，并保持采樣值為基準參考電壓vref。由于采樣過程發生在振蕩信號的固定相位，且采樣時間遠小于振蕩周期，因此每次采樣獲得的電壓基本相同，參考電壓vref十分穩定，不受電源紋波和噪聲的影響。另一方面，可變電容cmos1快速充電緩慢放電，充電時間加放電時間的和是半個時鐘周期t/2，每次充放電時間總和相同，這可以確保時鐘最終輸出50％占空比。整形模塊將振蕩信號進一步調理為標準方波，完全消除了占空比誤差。基準電壓和振蕩信號的高穩定性，保證了振蕩器輸出頻率的高精度。

21、進一步的，簡化電路結構。本申請巧妙地利用采樣保持電路獲得穩定的參考電壓，避免了傳統方案中復雜的低壓差線性穩壓器；可變電容采用高密度的varactor結構，顯著減小了電容器件面積；電荷泵恒流源替代，電路復雜度大幅降低。得益于簡化的電路結構，本振蕩器電路的芯片布圖面積較小，易于集成，可靠性也得到提升。

22、進一步的，增強可調性和適應性。本申請提供的低功耗振蕩器電路，可通過改變恒流源i1和i2的電流比例m、電容cmos1的值和電阻r1的值，在較寬范圍內調節輸出頻率，適應不同應用場合的需求。此外，通過使能信號en可控制振蕩器的啟停，便于系統的動態控制和低功耗管理。恒流源和電容的選用也具有較大靈活性，可根據工藝條件和性能指標進行優化，提高了電路的適應性。

23、綜上所述，本申請提供的低功耗振蕩器電路，功耗低、精度高、結構簡單、適用性強，特別適合低功耗、小面積、高精度的時鐘信號產生，可廣泛應用于各類低功耗電子設備和集成電路中，具有顯著的技術效果和應用前景。

24、本申請的說明書中記載了大量的技術特征，分布在各個技術方案中，如果要羅列出本申請所有可能的技術特征的組合(即技術方案)的話，會使得說明書過于冗長。為了避免這個問題，本申請上述
技術實現要素：
中公開的各個技術特征、在下文各個實施方式和例子中公開的各技術特征、以及附圖中公開的各個技術特征，都可以自由地互相組合，從而構成各種新的技術方案(這些技術方案均因視為在本說明書中已經記載)，除非這種技術特征的組合在技術上是不可行的。例如，在一個例子中公開了特征a+b+c，在另一個例子中公開了特征a+b+d+e，而特征c和d是起到相同作用的等同技術手段，技術上只要擇一使用即可，不可能同時采用，特征e技術上可以與特征c相組合，則，a+b+c+d的方案因技術不可行而應當不被視為已經記載，而a+b+c+e的方案應當視為已經被記載。

技術特征：

1.一種低功耗振蕩器電路，其特征在于，包括：

2.根據權利要求1所述的低功耗振蕩器電路，其特征在于，所述采樣保持電路包括：

3.根據權利要求2所述的低功耗振蕩器電路，其特征在于，所述第一控制開關和第二控制開關交替導通。

4.根據權利要求1所述的低功耗振蕩器電路，其特征在于，所述第一恒流源通過電阻將采樣保持電路的電壓轉換為參考電壓。

5.根據權利要求1所述的低功耗振蕩器電路，其特征在于，所述可變電容為varactor電容，其柵極接地，源極和漏極分別作為varactor電容的兩端與第二恒流源和開關電路相連。

6.根據權利要求1所述的低功耗振蕩器電路，其特征在于，所述開關電路包括第三控制開關和第四控制開關，所述第三控制開關和第四控制開關的導通與關斷由整形模塊輸出信號控制。

7.根據權利要求1所述的低功耗振蕩器電路，其特征在于，所述比較模塊包括比較器，所述比較器為雙端輸入單端輸出結構，輸入端分別連接參考電壓和可變電容電壓，輸出端連接整形模塊輸入端。

8.根據權利要求1所述的低功耗振蕩器電路，其特征在于，所述整形模塊包括緩沖器和觸發器，所述緩沖器輸入端連接比較器輸出端，輸出端連接觸發器輸入端，所述觸發器輸出占空比為50％的時鐘信號至整形模塊輸出端。

9.根據權利要求1-8任一項所述的低功耗振蕩器電路，其特征在于，還包括使能信號，所述使能信號用于控制所述低功耗振蕩器電路的啟動。

技術總結
本申請涉及集成電路設計領域，公開了一種新型低功耗張弛振蕩器電路。該振蕩器包括參考電壓產生模塊、振蕩模塊、比較模塊和整形模塊，其中參考電壓產生模塊采用采樣保持電路對電源電壓進行采樣，振蕩模塊采用varactor電容和恒流源實現周期性充放電。該振蕩器利用varactor電容高電容密度的特性有效降低了電路面積，并通過采樣保持電路避免了電源紋波對時鐘精度的影響，實現了低功耗、高精度和結構簡單的振蕩器設計。

技術研發人員：徐順,馬俠,王夫月
受保護的技術使用者：鉅泉光電科技（上海）股份有限公司
技術研發日：
技術公布日：2025/4/28