專利名稱：模數轉換器和信號處理系統(tǒng)的制作方法
技術領域：
本公開涉及將模擬信號轉換成數字信號的模數(AD)轉換器和信號處理系統(tǒng)。
背景技術：
流水線(pipeline)型AD轉換器一般用作具有大約lOOMS/s采樣頻率并且具有 8-14位分解力(resolution)的AD轉換器。這是因為與并行型AD轉換器相比，流水線型AD轉換器展現了以下優(yōu)點其中在一個時鐘周期中用2的η次冪個比較器一次執(zhí)行N位的處理。具體地，流水線型AD轉換器具有這樣的優(yōu)點使得比較器的數量少，不需要高精度的比較器，并且可以在幾個時鐘周期中分割地執(zhí)行N位的處理。因此，與并行型AD轉換器相比，流水線型AD轉換器更被廣泛使用。這里，采用在其中使用每一級執(zhí)行1-位處理的MDAC實現10-位AD轉換器的情況作為示例，描述流水線型AD轉換器的操作。用Vin表示輸入信號，并用Vr表示參考電壓。 假設輸入信號和參考電壓滿足0 < Vin < Vr。首先，在第一時鐘周期中，第一級的MDAC采樣輸入信號Vin，并且由比較器判決滿足Vin < Vr/2和Vin > Vr/2中的哪一個。在Vin > Vr/2的情況下，用第一級的MDAC執(zhí)行減法來產生信號Vin_Vr/2，并用放大器加倍這個信號來產生并輸出模擬殘差信號(residual signal) 2Vin-Vr。同時，輸出數字信號1 (MSB)。在下一時鐘周期中，第二級的MDAC采樣第一級的MDAC的模擬殘差信號輸出 2Vin-Vr，并用另一個比較器將采樣值與Vr/2比較。此時，第一級的MDAC采樣下一模擬輸入信號并重復在第一時鐘周期中執(zhí)行的處理。如果通過第二級的MDAC獲得了 2Vin-Vr > Vr/2,則執(zhí)行減法處理 (2Vin-Vr)-Vr/2，并且用放大器加倍結果值來產生并輸出模擬殘差信號4Vin-3Vr。同時，輸出數字信號1。在10個時鐘周期中用串聯(lián)連接的MDAC重復類似操作來產生和輸出10位的數字信號。

發(fā)明內容
然而，根據上述AD轉換器，要求精確地執(zhí)行模擬輸入信號的算術運算 (arithmetic operation)，為此使用例如在JP-T-2007-509564中描述的高精度(即高增益)的閉環(huán)運算放大器。由于晶體管的裝置特征的惡化(諸如漏電電流的增加或輸出阻抗的降低)，加之半導體工藝的精細化，用亞微米工藝實現曾經能夠用厚膜工藝實現的高精度運算放大器已經變得很困難。此外，作為對閉環(huán)放大器獨特的問題，存在這樣的問題高速操作(即高速采樣操作)很困難。因此，想要提供AD轉換器和信號處理系統(tǒng)，其不需要高精度的運算放大器并且可以執(zhí)行低功率操作和高速操作，此外還可以輕松地小型化。根據本公開的實施例，提供一種模數轉換器，其包括至少一級的AD轉換級，被適配來產生與針對輸入到其的兩個模擬信號的關系對應的值的數字數據并輸出兩個模擬殘差信號。AD轉換級包括信號產生部分，被適配來作為到其的輸入信號，接收與在第一參考電壓與第二參考電壓之間的電壓值與該第二參考電壓之間的差對應的電壓值的第一模擬信號，以及與在第一模擬信號的電壓值與在第一參考電壓與第二參考電壓之間的差電壓之間的差對應的電壓值的第二模擬信號。然后，信號產生部分產生從第一模擬信號的電壓值和第二模擬信號的電壓值產生的中間電壓值的至少一個第三模擬信號，并且輸出第一模擬信號、第二模擬信號和第三模擬信號。AD轉換級還包括比較部分，被適配來作為到其的輸入信號，接收第一模擬信號和第二模擬信號，相互比較第一模擬信號的電壓值和第二模擬信號的電壓值，并且輸出與比較結果對應的值的數字數據。AD轉換級還包括第一輸出部分，被適配來以預定放大因子放大第一殘差信號并輸出放大了的第一殘差信號；以及第二輸出部分，被適配來以預定放大因子放大第二殘差信號并輸出放大了的第二殘差信號。AD轉換級還包括轉接(changeover)部分，被適配來響應比較部分的比較結果將從信號產生部分輸出的第一模擬信號、第二模擬信號和第三模擬信號的輸入轉接(change over)到第一輸出部分和第二輸出部分。比較部分在獲得第一模擬信號的電壓值低于第二模擬信號的電壓值的第一比較結果時輸出第一數字數據，而比較部分在獲得第一模擬信號的電壓值高于第二模擬信號的電壓值的第二比較結果時輸出第二數字數據。轉接部分執(zhí)行該轉接以使得，當比較部分獲得第一比較結果時，將從信號產生部分輸出的第一模擬信號作為第一殘差信號輸入到第一輸出部分，將從信號產生部分輸出的第三模擬信號作為第二殘差信號輸入到第二輸出部分，而當比較部分獲得第二比較結果時，將從信號產生部分輸出的第三模擬信號作為第一殘差信號輸入到第一輸出部分，將從信號產生部分輸出的第二模擬信號作為第二殘差信號輸入到第二輸出部分。根據本公開的另一實施例，提供一種信號處理系統(tǒng)，其包括AD轉換器，被適配來轉換來自模擬信號處理系統(tǒng)的模擬信號。模數轉換器包括至少一級的AD轉換級，被適配來產生與針對輸入到其的兩個模擬信號的關系對應的值的數字數據并輸出兩個模擬殘差信號。AD轉換級包括信號產生部分，被適配來作為到其的輸入信號，接收與在第一參考電壓與第二參考電壓之間的電壓值與該第二參考電壓之間的差對應的電壓值的第一模擬信號，以及與在第一模擬信號的電壓值與在第一參考電壓與第二參考電壓之間的差電壓之間的差對應的電壓值的第二模擬信號。然后，信號產生部分產生從第一模擬信號的電壓值和第二模擬信號的電壓值產生的中間電壓值的至少一個第三模擬信號，并且輸出第一模擬信號、第二模擬信號和第三模擬信號。AD轉換級還包括比較部分，被適配來作為到其的輸入信號，接收第一模擬信號和第二模擬信號，相互比較第一模擬信號的電壓值和第二模擬信號的電壓值，并且輸出與比較結果對應的值的數字數據。AD轉換級還包括第一輸出部分，被適配來以預定放大因子放大第一殘差信號并輸出放大了的第一殘差信號；以及第二輸出部分，被適配來以預定放大因子放大第二殘差信號并輸出放大了的第二殘差信號。AD轉換級還包括轉接部分，被適配來響應比較部分的比較結果將從信號產生部分輸出的第一模擬信號、第二模擬信號和第三模擬信號的輸入轉接到第一輸出部分和第二輸出部分。比較部分在獲得第一模擬信號的電壓值低于第二模擬信號的電壓值的第一比較結果時輸出第一數字數據，而比較部分在獲得第一模擬信號的電壓值高于第二模擬信號的電壓值的第二比較結果時輸出第二數字數據。轉接部分執(zhí)行該轉接以使得，當比較部分獲得第一比較結果時， 將從信號產生部分輸出的第一模擬信號作為第一殘差信號輸入到第一輸出部分，將從信號產生部分輸出的第三模擬信號作為第二殘差信號輸入到第二輸出部分，而當比較部分獲得第二比較結果時，將從信號產生部分輸出的第三模擬信號作為第一殘差信號輸入到第一輸出部分，將從信號產生部分輸出的第二模擬信號作為第二殘差信號輸入到第二輸出部分。利用該AD轉換器和信號處理系統(tǒng)，可以實現低功率操作和高速操作，還可以輕松地實現小型化，而不需要高精度的運算放大器。在附圖的協(xié)助下，將從以下描述和附屬的權利要求書中明白本公開的以上和其他特點以及優(yōu)勢，在附圖中相同的部件或組成部分用相同的附圖標記符號表示。


圖1是示出根據本公開的第一實施例的1-位AD轉換器的配置示例的框圖；圖2A和圖2B是圖示在不同情況下響應圖1中示出的AD轉換級的比較部分的比較結果而輸出的殘差信號和數字信號的框圖；圖3是示出圖1的1-位AD轉換器的特殊配置示例的電路圖；圖4是示出應用到圖1的1-位AD轉換器的第一和第二輸出部分的放大器的配置示例的電路圖；圖5A和圖5B是圖示圖1的1_位AD轉換器的操作的基本概念的簡圖；圖6A和圖6B是圖示圖1的1_位AD轉換器的操作的基本概念并具體地圖示不同相位下的一般操作的波形圖；圖7是圖示圖1的1-位AD轉換器的第一相位下的操作的電路圖；圖8是圖示當獲得第一比較結果時圖1的1-位AD轉換器的第二相位下的操作的電路圖；圖9是一個相似視圖但圖示了當獲得第二比較結果時圖1的1-位AD轉換器的第二相位下的操作；圖10是示出根據本公開的第二實施例的1-位AD轉換器的配置示例的電路圖；圖11是一個相似視圖但示出了根據本公開的第三實施例的1-位AD轉換器的配置示例；圖12是一個相似視圖但示出了根據本公開的第四實施例的1. 5-位AD轉換器的配置示例；圖13A和圖1 是圖示圖12的1. 5_位AD轉換器的操作的基本概念的簡圖；圖14是示出根據本公開的第五實施例的2-位AD轉換器的配置示例的電路圖；圖15是示出根據本公開的第六實施例的2-位AD轉換器的配置示例的框圖；圖16是示出圖15的2-位AD轉換器的配置示例的電路圖；圖17A和圖17B是圖示圖15的2_位AD轉換器的流水線操作并具體地圖示不同相位下的一般操作的波形圖18是示出根據本公開的第七實施例的3-位AD轉換器的配置示例的電路圖；圖19是示出根據本公開的第八實施例的3-位AD轉換器的配置示例的電路圖；圖20A-圖20D是圖示3_位AD轉換器的一般操作的定時圖；圖21是示出根據本公開的第九實施例的3-位AD轉換器的配置示例的電路圖；圖22是示出根據本公開的第十實施例的1-位AD轉換器的配置示例的框圖；圖23是示出根據本公開的第十一實施例的1. 5-位AD轉換器的配置示例的框圖；圖M是示出根據本公開的第十二實施例的2-位AD轉換器的配置示例的框圖；圖25是示出根據本公開的第十三實施例的2-位AD轉換器的配置示例的框圖；圖沈是示出根據本公開的第十四實施例的3-位AD轉換器的配置示例的框圖；圖27是示出根據本公開的第十五實施例的3-位AD轉換器的配置示例的框圖；圖觀是示出根據本公開的第十六實施例的N-位AD轉換器的配置示例的框圖；圖四是示出根據本公開的第十七實施例的N-位AD轉換器的配置示例的框圖；圖30是示出根據本公開的第十八實施例的m XN2-位AD轉換器的配置示例的框圖；圖31是示出根據本公開的第十九實施例的Nl-位AD轉換器的配置示例的框圖；圖32是示出根據本公開的第二十實施例的m XN2-位AD轉換器的配置示例的框圖；圖33A和圖3 是圖示與對比示例比較本公開的效果的簡圖；以及圖34是示出根據本公開的第二十一實施例的信號處理系統(tǒng)的配置示例的框圖。
具體實施例方式以下，參考附圖描述本公開的優(yōu)選實施例。注意，該描述以以下順序給出1.第一實施例(AD轉換器的第一配置示例)2.第二實施例(AD轉換器的第二配置示例)3.第三實施例(AD轉換器的第三配置示例)4.第四實施例(AD轉換器的第四配置示例)5.第五實施例(AD轉換器的第五配置示例)6.第六實施例(AD轉換器的第六配置示例)7.第七實施例(AD轉換器的第七配置示例)8.第八實施例(AD轉換器的第八配置示例)9.第九實施例(AD轉換器的第九配置示例)10.第十實施例(AD轉換器的第十配置示例)11.第十一實施例(AD轉換器的第i^一配置示例)12.第十二實施例(AD轉換器的第十二配置示例)13.第十三實施例(AD轉換器的第十三配置示例)14.第十四實施例(AD轉換器的第十四配置示例)15.第十五實施例(AD轉換器的第十五配置示例)16.第十六實施例(AD轉換器的第十六配置示例)
17.第十七實施例(AD轉換器的第十七配置示例)18.第十八實施例(AD轉換器的第十八配置示例)19.第十九實施例(AD轉換器的第十九配置示例)20.第二十實施例(AD轉換器的第二十配置示例)21.第二十一實施例(信號處理系統(tǒng)的配置示例)<1.第一實施例>圖1示出了根據本公開的第一實施例的1-位AD轉換器10的配置示例。參考圖1，所示的1-位AD轉換器10包括AD轉換級20、第一模擬信號輸入端子 Till、第二模擬信號輸入端子TI12和數字數據輸出端子TD11。該1-位AD轉換器10還包括第一模擬信號輸出端子TOll和第二模擬信號輸出端子 T012。該實施例的1-位AD轉換器10的電壓輸入范圍是0至Vr。在該實施例中，第一參考電壓Vrt對應于電壓Vr，而第二參考電壓Vrb對應于OV電壓。向1-位AD轉換器10輸入第一模擬信號和第二模擬信號。作為電壓值Vin-Vrb的信號輸入第一模擬信號，該電壓值Vin-Vrb對應于在作為兩個電壓之間(即第一參考電壓Vrt與第二參考電壓Vrb之間)的差值的電壓值Vin與第二參考電壓Vrb之間的差。在該實施例中，由于如上所述那樣Vrb = 0，所以第一模擬信號是 Vin。作為電壓值Vin-Vrb-(Vrt-Vrb) = Vin-Vrt的信號輸入第二模擬信號，該電壓值 Vin-Vrb-(Vrt-Vrb) = Vin-Vrt對應于在第一模擬信號的電壓值Vin-Vrb與在第一參考電壓Vrt與第二參考電壓Vrb之間的電壓差Vrt-Vrb之間的差。按照這種方式，在該實施例中，輸入模擬信號Vin取在O(Vrb)與Vr(Vrt)之間的電壓值，即0 < Vin < Vr,并作為第一模擬信號或電壓Vin輸入到第一模擬信號輸入端子
TIllo第一模擬信號輸入端子Till通過信號輸入線LI11將第一模擬信號Vin輸入到AD 轉換級20。第二模擬信號輸入端子TI12通過信號輸入線LI12，將與在第一模擬信號Vin的電壓值Vin與所述參考電壓之間的電壓Vr之間的差對應的電壓值Vin-Vr的第二模擬信號， 輸入AD轉換級20。AD轉換級20從第一模擬信號輸入端子Till接收作為到其的輸入信號的電壓值 Vin的第一模擬信號Vin。同時，AD轉換級20從第二模擬信號輸入端子TI12接收作為到其的輸入信號的所述參考電壓之間的電壓Vr與輸入電壓Vin的差值Vin-Vr的第二模擬信號Vin-Vr。AD轉換級20包括信號產生部分，用于產生第三模擬信號Vin-Vr/2，其是來自兩個模擬信號(即第一和第二模擬信號)的殘差信號。具體地，AD轉換級20通過相加第一模擬信號的電壓值Vin和第二模擬信號的電壓值Vin-Vr然后將和值除以2來產生第三模擬信號 Vin-Vr/2。AD轉換級20具有內置的比較部分，其在兩個第一和第二模擬信號的電壓Vin與電壓Vin-Vr之間在量值上執(zhí)行比較。
11
AD轉換級20響應比較部分的比較結果，從第一模擬信號輸出端子TOll輸出被放大到A倍的第一殘差信號AXVin或AX (Vin-Vr/2)。類似地，AD轉換級20響應比較部分的比較結果，從第二模擬信號輸出端子T012輸出被放大到A倍的第二殘差信號AX (Vin-Vr/2)或AX (Vin-Vr)。注意，A是放大因子的常
數表示。同時，AD轉換級20響應比較部分的比較結果，從數字數據輸出端子TDll輸出具有數字值(數據)O或1的數字數據DS。在該實施例中，數字值或數據0對應于第一數字數據，而數字值或數據1對應于第二數字數據。圖2A和圖2B圖示了在不同情況下響應在圖1所示的AD轉換級的比較部分的比
較結果輸出的殘差信號和數字信號。參考圖2A和圖2B，AD轉換級20的比較部分執(zhí)行第一模擬信號Vin與第二模擬信號電壓Vin-Vra的和的信號電壓2Vin_Vr是高于還是低于0的判決。如果獲得信號電壓2Vin-Vr低于0(即2Vin_Vr < 0)的第一比較結果，或者換句換說，獲得Vin < Vr/2的第一比較結果，則AD轉換級20執(zhí)行以下處理。這等效于這樣的情況當將兩個模擬輸入電壓IVinI與|Vin-Vr|相互比較時，第一模擬信號電壓IVin低于第二模擬信號電壓I Vin-Vr I, BP |Vin < | Vin-Vr U當獲得第一比較結果Vin < Vr/2時，AD轉換級20從第一模擬信號輸出端子TOll 中輸出AXVin作為第一殘差信號，如在圖2A中看到的那樣。AD轉換級20從第二模擬信號輸出端子T012輸出AX (Vin-Vr/2)作為第二殘差信號。同時，AD轉換級20從數字數據輸出端子TDll輸出數字值(數據)0的數字數據 DS0另一方面，如果獲得信號電壓2Vin-Vr高于0(即2Vin-Vr>0)的第二比較結果， 或者換句話說，獲得Vin > Vr/2的第二比較結果，則AD轉換級20執(zhí)行以下處理。注意，這等效于這樣的情況當將兩個模擬輸入電壓IVinI與|Vin-Vr|相互比較時，第一模擬信號電壓IVin高于第二模擬信號電壓I Vin-Vr I, BP |Vin > | Vin-Vr U當獲得第二比較結果Vin > Vr/2時，AD轉換級20從第一模擬信號輸出端子TOl 1 輸出AX (Vin-Vr/2)作為第一殘差信號，如在圖2B中看到的那樣。AD轉換級20從第二模擬信號輸出端子T012輸出AX (Vin-Vr/2)作為第二殘差信號。同時，AD轉換級20從數字數據輸出端子TDll輸出數字值(數據)1的數字數據 DS0按照這種方式，根據第一實施例的1-位AD轉換器10的AD轉換級20當獲得第一比較結果Vin < Vr/2時輸出第一數字數據0，而當獲得第二比較結果Vin > Vr/2時輸出第二數字數據1。AD轉換級20響應比較結果將模擬殘差信號Vin和Vin-Vr/2或Vin-Vr/2和 Vin-Vr放大到A倍并輸出放大了的模擬殘差信號。[1-位AD轉換器的特殊配置示例]
圖3示出了根據第一實施例的1-位AD轉換器的特殊配置示例。參考圖3，所示的1-位AD轉換器10的AD轉換級20包括信號產生部分21、比較部分22、第一輸出部分23、第二輸出部分M和轉接部分25。信號處理部分21分別通過信號輸入線LIll和LI12作為到其的輸入接收第一模擬信號Vin和第二模擬信號Vin-Vr。信號產生部分21相加第一模擬信號的信號值Vin和第二模擬信號的電壓值 Vin-Vr并將該和除以2來產生第三模擬信號Vin-Vr/2。信號產生部分21采樣第一模擬信號Vin、第二模擬信號Vin-Vr和第三模擬信號 Vin-Vr/2，并輸出采樣值到轉接部分25。如圖3所示的信號產生部分21通過電容內插法(capacitive interpolation)產生第三模擬信號Vin-Vr/2。如圖3所示的信號產生部分21包括第一電容器C11、第二電容器C12、第三電容器 C13和第四電容器C14。信號產生部分21還包括第一開關SW11、第二開關SW12、第三開關SW13、第一輸出節(jié)點ND11、第二輸出節(jié)點ND12和第三輸出節(jié)點ND13。注意，在該實施例中，將第一電容器Cl 1和第二電容器C12的電容值設置為2C，并將第三電容器C13和第四電容器C14的電容值設置為1C。換句話說，將第一電容器Cll和第二電容器C12的電容值以及第三電容器C13和第四電容器C14的電容值設置為使得展現2 1的比率。第一電容器Cll在其一端上連接到第一模擬信號Vin的輸入線LI11，并在其另一端上連接到用于輸出第一模擬信號Vin的第一輸出節(jié)點ND11。 第二容器C12在其一端上連接到第二模擬信號Vin-Vr的信號輸入線LI12，并在其另一端上連接到用于輸出第二模擬信號Vin-Vr的第二輸出節(jié)點ND12。第三容器C13在其一端上連接到第一模擬信號Vin的輸入線LI11，并在其另一端上連接到用于輸出第三模擬信號Vin-Vr/2的第三輸出節(jié)點ND13。第四容器C14在其一端上連接到第二模擬信號Vin-Vr的輸入線LI12，并在其另一端上連接到用于輸出第三模擬信號Vin-Vr/2的第三輸出節(jié)點ND13。第一開關SWll連接在第一輸出節(jié)點NDll與固定電位VC之間。這里，固定電位VC 例如是接地電位GND。第二開關SW12連接在第二輸出節(jié)點ND12與固定電位VC之間。第三開關SW13連接在第三輸出節(jié)點ND13與固定電位VC之間。將第一開關SW11、第二開關SW12和第三開關SW13在其中第一相位信號Φ 1展現高電平的時段內，保持在導通狀態(tài)或短路狀態(tài)，但在其中第一相位信號Φ1展現低電平的時段內，保持在非導通狀態(tài)或開路狀態(tài)。第一電容器Cll在第一開關SWll處于導通狀態(tài)時采樣作為輸入信號的第一模擬信號Vin，但在第一開關SWll處于非導通狀態(tài)時在第一輸出節(jié)點NDll側上生成采樣電壓 Vin并輸出具有該電壓的電壓信號。第二電容器C12在第二開關SW12處于導通狀態(tài)時采樣作為輸入信號的第二模擬信號Vin-Vr，但在第二開關SW12處于非導通狀態(tài)時在第二輸出節(jié)點ND12側上生成采樣電壓并輸出具有該電壓的電壓信號。第三電容器C13在第三開關SW13處于導通狀態(tài)時采樣作為輸入信號的第一模擬信號Vin，但在第三開關SW13處于非導通狀態(tài)時在第三輸出節(jié)點ND13側上生成采樣電壓 Vin。第四電容器C14在第三開關SW13處于導通狀態(tài)時采樣作為輸入信號的第二模擬信號Vin-Vr，但在第三開關SW13處于非導通狀態(tài)時在第三輸出節(jié)點ND13側上生成采樣電壓。按照這種方式，第三電容器C13和第四電容器C14在第三開關SW13處于導通狀態(tài)時采樣輸入信號，并且在第三開關SW13處于非導通狀態(tài)時在第三輸出節(jié)點ND13側上生成采樣電壓。然后，合成所述電壓并從第三輸出節(jié)點ND13輸出。比較部分22分別通過信號輸入線LIll和LI12作為到其的輸入接收第一模擬信號Vin與第二模擬信號Vin-Vr。比較部分22相加第一模擬信號的電壓值Vin和第二模擬信號的電壓值Vin-Vr并將和信號2Vin-Vr與0比較以確定該和信號是高于還是低于0。實質上，比較部分22將通過從第一模擬信號的電壓值Vin減去第二模擬信號的中間電壓值Vr/2而獲得的電壓值Vin-Vr/2與作為參考電壓值的OV比較。比較部分22從數字數據輸出端子TDll輸出與比較結果對應的值的數字數據DS。比較部分22響應比較結果執(zhí)行對從轉接部分25的信號產生部分21輸出的第一模擬信號Viru第二模擬信號Vin-Vr和第三模擬信號Vin-Vr/2到輸出部分的供應路徑和信號轉接控制。更具體地，比較部分22響應比較結果執(zhí)行對第一模擬信號Viru第二模擬信號 Vin-Vr和第三模擬信號Vin-Vr/2到第一輸出部分23與第二輸出部分M的供應路徑和信號轉接控制。如果獲得第一模擬信號的電壓值Vin和第二模擬信號的電壓值Vin-Vr的和值 2Vin-Vr低于0的第一比較結果，則比較部分22從數字數據輸出端子TDl 1輸出值(數據)0 的數字數據DS。另一方面，如果獲得電壓值2Vin-Vr高于0的第二比較結果，則比較部分22從數字數據輸出端子TDll輸出值(數據)1的數字數據DS。當獲得第一比較結果時，比較部分22按以下方式執(zhí)行轉接部分25的轉接控制。在這種情況下，比較部分22控制轉接部分25，以使得將從信號產生部分21輸出的第一模擬信號Vin作為第一殘差信號輸入到第一輸出部分23并將第三模擬信號Vin-Vr/2 作為第二殘差信號輸入到第二輸出部分對。當獲得第二比較結果時，比較部分22按以下方式執(zhí)行轉接部分25的轉接控制。在這種情況下，比較部分22控制轉接部分25，以使得將從信號產生部分21輸出的第三模擬信號Vin-Vr/2作為第一殘差信號輸入到第一輸出部分23并將第二模擬信號 Vin-Vr作為第二殘差信號輸入到第二輸出部分M。如圖3所示的比較部分22包括比較器CMP11、控制部分CTL11、第五電容器C15、第六電容器C16、第四開關SW14以及比較器CMPll的輸入節(jié)點ND14和輸出節(jié)點ND15。注意，在該實施例中，將第五電容器C15和第六電容器C16的電容值設置為IC'。
第五電容器C15在其一端上連接到第一模擬信號Vin的輸入線LI11，并在其另一端上連接到比較器CMPll的輸入節(jié)點ND14。第六電容器C16在其一端上連接到第二模擬信號Vin-Vr的輸入線LI12，并在其另一端上連接到比較器CMPll的輸入節(jié)點ND14。第四開關SW14連接在比較器CMPll的輸入節(jié)點ND14與固定電位VC之間。第四開關SW14在其中具有與第一相位信號Φ1的相位相反的相位的第二相位信號Φ2展現高電平的時段內，保持在導通狀態(tài)或短路狀態(tài)，但在其中該第二相位信號Φ2展現低電平的時段內，保持在非導通狀態(tài)或開路狀態(tài)。這里，相反相位表示這樣一種關系該相位被移位180°，以使得當第一相位信號 φ 1展現高電平時，第二相位信號φ2展現低電平，而當第一相位信號Φ 1展現低電平時，第二相位信號Φ2展現高電平。第五電容器C15在第四開關SW14處于導通狀態(tài)時采樣作為輸入信號的第一模擬信號Vin，并且以預定定時在比較器CMPll的輸入節(jié)點ND14側上生成采樣電壓Vin。第六電容器C16在第四開關SW14處于導通狀態(tài)時采樣作為輸入信號的第二模擬信號Vin-Vr，并且以預定定時在比較器CMPll的輸入節(jié)點ND14側上生成采樣電壓。按照這種方式，第五電容器C15和第六電容器C16在第四開關SW14處于導通狀態(tài)時采樣到其的輸入信號，并且以預定定時在比較器CMPll的輸入節(jié)點ND14側上生成采樣電壓。然后，合成所述電壓并供應到比較器CMP11。比較器CMPll將輸入到其的合成信號電壓Vin+Vin-Vr輸入與0比較。如果獲得Vin+Vin-Vr < 0的第一比較結果，則比較器CMPll通過輸出節(jié)點ND15 輸出第一數字數據0到數字數據輸出端子TDll和控制部分CTL11。另一方面，如果獲得Vin+Vin-Vr > 0的第二比較結果，則比較器CMPll通過輸出節(jié)點ND15輸出第二數字數據1到數字數據輸出端子TDll和控制部分CTL11。在該第一實施例中，比較器CMPll在第一相位信號Φ1被從高電平轉變到低電平的時候執(zhí)行比較操作。如果控制部分CTLl 1從比較器CMPl 1接收到第一數字數據0，則其判決獲得第一比較結果Vin+Vin-Vr < 0作為比較結果，并且用第一控制信號Sll和第二控制信號S12按照以下方式控制轉接部分25。控制部分CTLll控制轉接部分25，以使得將從信號產生部分21輸出的第一模擬信號Vin輸入到第一輸出部分23，而將第三模擬信號Vin-Vr/2輸入到第二輸出部分24。在該第一實施例中，控制部分CTLll確定在第二相位信號Φ2從低電平改變到高電平時應該以有效高電平(active high level)輸出第一控制信號Sll和第二控制信號 S12中的哪一個。控制部分CTLll輸出第一控制信號Sll和第二控制信號S12到轉接部分 25，以使得在其中第二相位信號Φ2展現高電平的時段內它們互補地取高電平和低電平。如果從比較器CMPl 1中接收到第二數字數據1，則控制部分CTLl 1判決獲得第二比較結果Vin+Vin-Vr > 0作為比較結果，并且用第一控制信號Sll和第二控制信號S12按照以下方式控制轉接部分25。控制部分CTLll控制轉接部分25，以使得將從信號產生部分21輸出的第三模擬信號Vin-Vr/2輸入到第一輸出部分23，而將第二模擬信號Vin-Vr輸入到第二輸出部分24。
控制部分CTLll確定在第二相位信號Φ2從低電平改變到高電平時，應該以有效高電平輸出第一控制信號Sll和第二控制信號S12中的哪一個。第一輸出部分23以預定放大因子放大通過轉接部分25供應到其的第一殘差信號 Vin或Vin-Vr/2，并從第一模擬信號輸出端子TOll輸出放大了的殘差信號。如圖3所示的第一輸出部分23包括第一放大器AMPl 1、第一輸入節(jié)點ND16和第九開關SW19。第一放大器AMPll以預定放大因子A放大通過轉接部分25供應到第一輸入節(jié)點 ND16的第一殘差信號Vin或Vin-Vr/2并從第一模擬信號輸出端子TOl 1輸出放大了的第一
殘差信號。第九開關SW19連接在第一輸入節(jié)點ND16與固定電位VC之間。第九開關SW19在其中第一相位信號Φ 1具有高電平的時段內保持在導通狀態(tài)或短路狀態(tài)，但在其中第一相位信號Φ1具有低電平的時段內保持在非導通狀態(tài)或開路狀態(tài)。當第九開關SW19處于導通狀態(tài)時，第一輸入節(jié)點ND16與信號產生部分21的第一輸出節(jié)點NDll和第三輸出節(jié)點ND13處于斷開狀態(tài)，并且第一放大器AMPll被置于沒有任何輸入信號輸入到其的復位狀態(tài)。第二輸出部分M以預定放大因子放大通過轉接部分25供應到其的第二殘差信號 Vin-Vr/2或Vin-Vr并從第二模擬信號輸出端子T012輸出放大了的第二殘差信號。如圖3所示的第二輸出部分24包括第二放大器AMP12、第二輸入節(jié)點ND17和第十開關SW20。第二放大器AMP12以放大因子A放大通過轉接部分25供應到第二輸入節(jié)點ND17 的第二殘差信號Vin-Vr/2或Vin-Vr并從第二模擬信號輸出端子T012輸出放大了的第二
殘差信號。第十開關SW20連接在第二輸入節(jié)點ND17與固定電位VC之間。第十開關SW20在其中第一相位信號Φ 1展現高電平的時段內保持在導通狀態(tài)或短路狀態(tài)，但在其中第一相位信號Φ1展現低電平的時段內保持在非導通狀態(tài)或開路狀態(tài)。當第十開關SW20處于導通狀態(tài)時，第二輸入節(jié)點ND17與信號產生部分21的第二輸出節(jié)點ND12和第三輸出節(jié)點ND13處于斷開狀態(tài)，而第二放大器ΑΜΡ12處于沒有任何輸入信號輸入到第二放大器ΑΜΡ12的復位狀態(tài)。圖4示出了應用到此前所述的1-位AD轉換器10的第一和第二輸出部分的放大器的配置示例。參考圖4，第一放大器AMPll或12具有為差分運算準備的電路配置。圖4的第一放大器AMPl 1或12包括形成差分對的η_溝道場效應晶體管(NM0S晶體管)Μ11和Μ12、電流源111、負載電阻Rll和R12、輸入端子ΤΙ21和ΤΙ22以及輸出端子 Τ021 和 Τ022。按照這種方式，根據不需要嚴格控制增益的原因，可以將放大器AMP構成為簡單的差分放大器。 轉接部分25響應比較部分22的比較結果，通過信號產生部分21，將第一模擬信號Vin、第二模擬信號Vin-Vr和第三模擬信號Vin-Vr/2的輸入轉接到第一輸出部分23和第二輸出部分24。轉接部分25接收比較部分22的控制信號Sll和S12并執(zhí)行下述這樣的轉接。如果通過比較部分22獲得第一比較結果，則轉接部分25通過信號產生部分21將第一模擬信號Vin作為第一殘差信號輸入到第一輸出部分23。此外，轉接部分25將第三模擬信號Vin-Vr/2作為第二殘差信號輸入第二輸出部分24。另一方面，如果通過比較部分22獲得第二比較結果，則轉接部分25通過信號產生部分21將第三模擬信號Vin-Vr/2作為第一殘差信號輸入到第一輸出部分23。此外，轉接部分25將第二模擬信號Vin-Vr作為第二殘差信號輸入到第二輸出部分M。如圖3所示的轉接部分25包括第五開關SW15、第六開關SW16、第七開關SW17和第八開關SW18。第五開關SW15連接在信號產生部分21的第一輸出節(jié)點NDll與用于輸入第一殘差信號到第一輸出部分23的第一輸入節(jié)點ND16之間。第六開關SW16連接在信號產生部分21的第二輸出節(jié)點ND12與用于輸入第二殘差信號到第二輸出部分M的第二輸入節(jié)點ND17之間。第七開關SW17連接在信號產生部分21的第三輸出節(jié)點ND13與用于輸入第一殘差信號到第一輸出部分23的第一輸入節(jié)點ND16之間。第八開關SW18連接在信號產生部分21第三輸出節(jié)點ND13與用于輸入第二殘差信號到第二輸出部分M的第二輸入節(jié)點ND17之間。第五開關SW15和第八開關SW18響應從比較部分22輸出的第一控制信號S11，在導通狀態(tài)與非導通狀態(tài)之間轉變。第六開關SW16和第七開關SW17響應從比較部分22輸出的第二控制信號S12，在導通狀態(tài)與非導通狀態(tài)之間轉變。如果通過比較部分22獲得第一比較結果，則第五開關SW15和第八開關SW18通過第一控制信號Sll保持在導通狀態(tài)，而第六開關SW16和第七開關SW17通過第二控制信號 S12保持在非導通狀態(tài)。相反，如果通過比較部分22獲得第二比較結果，則第五開關SW15和第八開關SW18 通過第一控制信號Sll保持在非導通狀態(tài)，而第六開關SW16和第七開關SW17通過第二控制信號S12保持在導通狀態(tài)。注意，將通過比較部分22的控制信號Sll和S12作為與第二相位信號Φ2同相的
信號供應。相應地，在其中比較部分22中的第四開關SW14被置于導通狀態(tài)的時段內，將轉接部分25的兩個開關保持在導通狀態(tài)，以采樣第一模擬信號Vin和第二模擬信號Vin-Vr，并且將采樣信號相互比較。在這種情況下，信號產生部分21被保持在采樣電壓的輸出狀態(tài)，在其中第一開關 SWl 1、第二開關SW12和第三開關SW13保持在非導通狀態(tài)。然后，第一輸出部分23的第九開關SW19和第二輸出部分M的第十開關SW20通過第一相位信號Φ 1保持在非導通狀態(tài)，結果，啟動到第一放大器AMPll與第二放大器ΑΜΡ12 的信號輸入。
圖5A和圖5B圖示此前所述的1_位AD轉換器10的操作的基本概念。在該1-位AD轉換器10中，比較部分22將作為兩個輸入模擬信號的第一模擬信號Vin和第二模擬信號Vin-Vr的量值|Vin|與|Vin_V|相互比較并響應比較結果輸出數字數據0或1，如在圖5A中所看到的那樣。作為這樣的一種方法，在該實施例中，將第一模擬信號Vin與第二模擬信號 Vin-Vr 相加來獲得信號 Vin+(Vin-Vr) = 2Vin_Vr。然后，比較器CMPll將信號2Vin-Vr與0比較來判決信號2Vin_Vr是高于或大于 0還是低于或小于0，并輸出數字數據0和1之一。此外，在該1-位AD轉換器10中，也將比較部分22的比較結果應用到兩個模擬信
號輸出。具體地，在1-位AD轉換器10獲得輸出第一數字數據0的第一比較結果的情況下， 根據區(qū)域(region)來選擇第一模擬信號Vin和第三模擬信號Vin-Vr/2并輸出為模擬信號輸出，如在圖5B中所看到的那樣。另一方面，在1-位AD轉換器10獲得輸出第二數字數據1的第二比較結果的情況下，根據區(qū)域來選擇第三模擬信號Vin-Vr/2和第二模擬信號Vin-Vr并輸出為模擬信號輸出，如在圖5B中所看到的那樣。現在，參考圖6A至圖9來描述根據第一實施例的1-位AD轉換器10的操作。基本上，執(zhí)行第一相位操作和第二相位操作，在該第一相位操作中，第一相位信號 Φ1有效(active)而第二相位信號Φ2無效(inactive)，而在第二相位操作中，第二相位信號Φ2有效而第一相位信號Φ1無效。這里注意，第一相位信號Φ1或第二相位信號Φ2在其例如被設置為高電平時有效，但在其例如被設置為低電平時無效。圖6Α和圖6Β圖示了各種相位下根據第一實施例的1_位AD轉換器的操作。具體地，圖6Α分別圖示了信號產生部分21的第一至第三開關SWll至SW13以及第一和第二輸出部分23和M的第九和第十開關SW19和SW20的狀態(tài)，這些開關以相同相位以相位驅動(phase-driven)到導通狀態(tài)和非導通狀態(tài)。同時，圖6B圖示了以與信號產生部分21的第一至第三開關SWll至SW13的相位相反的相位以相位驅動的轉接部分25的第五至第八開關SW15至SW18以及第一和第二輸出部分的第九和第十開關SW19和SW20的狀態(tài)。注意，在圖6A和圖6B中，導通狀態(tài)被指示為“ON”而非導通狀態(tài)被指示為“OFF”。此外，在圖6A中，附圖標記符號Cs表示采樣電容器并且表示信號產生部分21的第一至第四電容器Cll至C14。圖7圖示了在第一相位下根據第一實施例的1-位AD轉換器的操作。圖8圖示了在第二相位下根據第一實施例的1-位AD轉換器的操作并具體圖示了在獲得第一比較結果的情況下的操作。圖9圖示了在第二相位下根據第一實施例的1-位AD轉換器的操作并具體圖示了在獲得第二比較結果的情況下的操作。[第一相位下的操作]在第一相位下，第一相位信號Φ 1具有有效高電平并被供應到信號產生部分21、第一輸出部分23和第二輸出部分M。此時，第二相位信號Φ2具有無效低電平并被供應到比較部分22。結果，信號產生部分21的第一開關SW11、第二開關SW12和第三開關SW13，第一輸出部分23的第九開關SW19以及第二輸出部分M的第十開關SW20被置于導通或ON狀態(tài)。同時，比較部分22的第四開關SW14被置于非導通或OFF狀態(tài)。在信號產生部分21中，當第一至第三開關SWll至SW13被置于導通狀態(tài)時，采樣輸入到采樣電容器Cs的第一模擬信號Vin和第二模擬信號Vin-Vr。具體地，通過作為采樣電容器Cs的第一和第三電容器Cll和C13采樣第一模擬信號Vin，并通過作為采樣電容器Cs的第二和第四電容器C12和C14采樣第二模擬信號 Vin-Vr。此外，當第一和第二輸出部分23和M的第九和第十開關SW19和SW20被置于導通狀態(tài)時，復位第一放大器AMPll和第二放大器AMP12。[第二相位下的操作]在第二相位下，第二相位信號Φ2具有有效高電平并被供應到比較部分22。此時，第一相位信號Φ 1具有無效低電平并被供應到信號產生部分21、第一輸出部分23和第二輸出部分對。結果，比較部分22的第四開關SW14被置于導通或ON狀態(tài)。另一方面，信號產生部分21的第一開關SWl 1，第二開關SW12和第三開關SW13，第一輸出部分23的第九開關SW19以及第二輸出部分M的第十開關SW20被置于非導通或 OFF狀態(tài)。在比較部分22中，當第四開關SW14被置于導通狀態(tài)時，分別通過第五電容器C15 和第六電容器C16采樣第一模擬信號Vin和第二模擬信號Vin-Vr。然后，以預定定時在比較器CMPll的輸入節(jié)點ND14側上生成采樣電壓。同時，在信號產生部分21，由于第一開關SW11、第二開關SW12和第三開關SW13被置于非導通狀態(tài)，所以在第一至第三輸出節(jié)點NDll至ND13側上生成采樣電壓V。因此，該信號產生部分21處于在其中其可以輸出電壓信號的狀態(tài)。然后，比較部分22合成所述電壓并將產生的電壓供應到比較器CMP11。在這種情況下，比較器CMPll以在其上第一相位信號Φ1從高電平轉變到低電平的時候執(zhí)行比較操作。在這種比較操作中，比較器CMPll將輸入到其的合成信號電壓Vin+Vin-Vr與OV 比較。如果獲得第一比較結果Vin+Vin-Vr <0，則比較器CMPll通過輸出節(jié)點ND15輸出第一數字數據0到數字數據輸出端子TDll和控制部分CTL11。另一方面，如果獲得第二比較結果Vin+Vin-Vr >0，則比較器CMPll通過輸出節(jié)點 ND15輸出數字數據1到數字數據輸出端子TDll和控制部分CTL11。然后，控制部分CTLll響應輸入信號確定在第二相位信號Φ2從低電平轉變到高電平時應該以有效高電平輸出第一控制信號Sll和第二控制信號S12中的哪一個。如果從比較器CMPll接收到第一數字數據0，則控制部分CTLll確定獲得 Vin+Vin-Vr < 0的第一比較結果作為比較結果，并且用第一控制信號Sll和第二控制信號S12按照以下方式控制轉接部分25。控制部分CTLll將第一控制信號Sll設置為有效高電平，而將第二控制信號S12 設置為無效低電平。結果，在轉接部分25中，第五開關SW15和第八開關SW18保持在導通或ON狀態(tài)， 而第六開關SW16和第七開關SW17保持在非導通或OFF狀態(tài)，如在圖8所看到的那樣。結果，從信號產生部分21輸出的第一模擬信號Vin被輸入到第一輸出部分23的第一放大器AMP11，而第三模擬信號Vin-Vr/2被輸入到第二輸出部分M的第二放大器 AMP12。第一放大器AMPll以預定放大因子A放大通過轉接部分25供應到其的第一殘差信號Vin，并從第一模擬信號輸出端子TOll輸出信號AXVin。第二放大器AMP12以預定放大因子A放大通過轉接部分25供應到其的第二殘差信號Vin-Vr/2，并第二模擬信號輸出端子T012輸出信號AX (Vin-Vr/2)。另一方面，如果從比較器CMPll接收到第二數字數據1，則控制部分CTLll確定獲得Vin+Vin-Vr > 0的第二比較結果作為比較結果，并用第一控制信號Sll和第二控制信號 S12按照以下方式控制轉接部分25。控制部分CTLll將第二控制信號S12設置為有效高電平，而將第一控制信號Sll 設置為無效低電平。結果，在轉接部分25中，第六開關SW16和第七開關SW17保持在導通或ON狀態(tài)， 而第五開關SW15和第八開關SW18保持在非導通或OFF狀態(tài)，如在圖9看到的那樣。結果，從信號產生部分21輸出的第三模擬信號Vin-Vr/2被輸入到第一輸出部分 23的第一放大器AMPll，而第二模擬信號Vin-Vr被輸入到第二輸出部分M的第二放大器 AMP12。第一放大器AMPll以預定放大因子A放大通過轉接部分25供應到其的第一殘差信號Vin-Vr/2，并從第一模擬信號輸出端子TOl輸出產生的信號AX (Vin-Vr/2)。第二放大器AMP12以預定放大因子A放大通過轉接部分25供應到其的第二殘差信號Vin-Vr，并從第二模擬信號輸出端子T012輸出產生的信號AX (Vin-Vr)。如上所述，該第一實施例的1-位AD轉換器10基于從兩個模擬輸入電壓Vin和 Vin-Vr產生的比較目標值或閾值執(zhí)行比較。此外，從兩個模擬輸入電壓本身產生模擬殘差信號。結果，1-位AD轉換器10不包括需要精確的絕對值的任何部分。利用該配置，不必精確地控制AMPll和AMP12的放大因子或增益。此外，由于也通過開環(huán)(open loop)而不用閉環(huán)(closed loop)執(zhí)行電容算術運算(capacitive arithmetic operation)，所以放大器可以構成為簡單的差分放大器。<2.第二實施例>圖10示出了根據本公開的第二實施例的1-位AD轉換器10A的配置示例。參考圖10，除了通過由放大器應用內插的信號產生部分21A產生第三模擬信號 Vin-Vr/2之外，根據第二實施例的1_位AD轉換器10A在配置上類似于根據此前描述的第一實施例的1-位AD轉換器10。應用放大器內插的信號產生部分2IA包括差分型放大器AMP21、AMP22和AMP23。
此外，在信號產生部分21A中，如圖3中所示的、除了第四電容器之外的第一電容器C11、第二電容器C12和第三電容器C13的電容值設置為電容值1C。放大器AMP21在其兩個輸入端子上接收第一模擬信號Vin作為輸入信號，并以預定放大因子放大該第一模擬信號Vin。放大器AMP21在其輸出端子上連接到第一電容器Cll 的一端。第一電容器Cll在其另一端子上連接到第一輸出節(jié)點ND11。放大器AMP22在其兩個輸入端子上接收第二模擬信號Vin-Vr作為輸入信號，并以預定放大因子放大該第二模擬信號Vin-Vr。放大器AMP22在其輸出端子上連接到第二電容器C12的一端。第二電容器C12在其另一端子上連接到第二輸出節(jié)點ND12。放大器AMP23在其一端上接收第一模擬信號Vin作為輸入信號而在其另一端子上接收第二模擬信號Vin-Vr作為另一輸入信號，并放大在第一模擬信號Vin和第二模擬信號 Vin-Vr之間的中間電壓。放大器AMP23在其輸出端子上連接到第三電容器C13的一端。第三電容器C13在其另一端子上連接到第三輸出節(jié)點ND13。根據上述第二實施例的1-位AD轉換器IOA可以實現與根據第一實施例的1_位 AD轉換器10實現的工作效果類似的工作效果。<3.第三實施例〉圖11示出了根據本公開的第三實施例的1-位AD轉換器IOB的配置示例。參考圖11，除了不提供第一輸出部分23B的第一放大器AMPll和第二輸出部分 24B的第二放大器AMP12之外，根據第三實施例的1_位AD轉換器IOB在配置上類似于根據此前描述的第二實施例的1-位AD轉換器10A。在這種配置中，第一輸出部分23B的第一放大器的功能由布置在信號產生部分 21A中的放大器AMP21或AMP23來實現。類似地，第二輸出部分24B的第二放大器的功能由信號產生部分2IA的放大器AMP23或AMP22來實現。注意，也可以采用改進配置在其中不提供第一輸出部分23B的第九開關SW19和第二輸出部分MB的第十開關SW20。根據上述第三實施例的1-位AD轉換器IOB可以實現與根據第一實施例的1_位 AD轉換器10和根據第二實施例的1-位AD轉換器IOA實現的工作效果類似的工作效果。<4.第四實施例〉圖12示出了根據本公開的第四實施例的1. 5-位AD轉換器IOC的配置示例。參考圖12，除了提供兩個模擬輸出信號并且輸出冗余電壓α來放寬內置比較器的精度之外，根據第四實施例的1. 5-位AD轉換器IOC在配置上類似于根據此前所述的第一實施例的1-位AD轉換器10。為了實施剛才描述的配置，按照以下方式構成圖12的1. 5-位AD轉換器10C。將1. 5-位AD轉換器IOC基本上構成為使得在關于信號產生部分21C、比較部分 22C和轉接部分25C的兩個并行系統(tǒng)中提供如圖3中的信號處理線那樣的兩條這種信號處理線，從而允許加權。參考圖12，在信號產生部分21C中，與第一模擬信號Vin的輸入線并行地布置類似于第一電容器C11-1、第一開關SWll-I和第一輸出節(jié)點NDll-I的組件。具體地，為第一模擬信號Vin的輸入線布置第一電容器C11-2、第一開關SW11-2和第一輸出節(jié)點ND11-2。此外，與第二模擬信號Vin-Vr的輸入線并行地布置類似于第二電容器C12-1、第二開關SW12-1和第二輸出節(jié)點ND12-1的組件。具體地，為第二模擬信號Vin-Vr的輸入線布置第二電容器C12-2、第二開關SW12-2和第二輸出節(jié)點ND12-2。此外，與第一模擬信號Vin的輸入線并行地布置類似于第三電容器C13-1、第三開關SW13-1和第三輸出節(jié)點ND13-1的組件。具體地，為第一模擬信號Vin的輸入線布置第三電容器C13-2、第三開關SW13-2和第三輸出節(jié)點ND13-2。此外，與第二模擬信號Vin-Vr的輸入線并行地布置類似于第四電容器C14-1、第三開關SW13-1和第三輸出節(jié)點ND13-1的組件。具體地，為第二模擬信號Vin-Vr的輸入線布置第四電容器C14-2、第三開關SW13-2和第三輸出節(jié)點ND13-2。在比較部分22C中，形成用于第五電容器C15、第六電容器C16、第四開關SW14、輸入節(jié)點ND14和比較器CMPll的電容算術運算和比較處理的兩個系統(tǒng)。具體地，具有設置為5C的電容的第五電容器C15-1和具有設置為3C的電容的第六電容器C16-1在其端子上相互連接并且通過輸入節(jié)點ND14-1連接到比較器CMPll-I的輸入端子。第四開關SW14-1連接在輸入節(jié)點ND14-1與固定電位VC之間。類似地，具有設置為3C的電容的第五電容器C15-2和具有設置為5C的電容的第六電容器C16-2在其端子上相互連接并且通過輸入節(jié)點ND14-2連接到比較器CMPl 1_2的輸入端子。第四開關SW14-2連接在輸入節(jié)點ND14-2與固定電位VC之間。第五電容器C15-1和第六電容器C16-1在第四開關SW14-1處于導通狀態(tài)時采樣輸入信號，并以預定定時在比較器CMPll-I的輸入節(jié)點ND14-1側上生成采樣電壓。然后， 合成所述電壓，并將產生的電壓5Vin/8+3 (Vin-Vr) /8 = Vin_3Vr/8供應到比較器CMPll-I。類似地，第五電容器C15-2和第六電容器C16-2在第四開關SW14-2處于導通狀態(tài)時采樣輸入信號，并以預定定時在比較器CMP11-2的輸入節(jié)點ND14-2側上生成采樣電壓。然后，合成所述電壓，并將產生的電壓3Vin/8+5 (Vin-Vr)/8 = Vin-5Vr/8供應到比較器 CMPl1-2。比較器CMPll-I將輸入到其的合成信號電壓5Vin/8+3 (Vin-Vr)/8 = Vin-3Vr/8 與OV比較。如果獲得5Vin/8+3 (Vin-Vr) /8 = Vin_3Vr/8 < 0的第一比較結果，則比較器 CMPll-I通過輸出節(jié)點ND15-1輸出數字數據0到數字數據輸出端子TDll和控制部分 CTL11C。如果獲得5Vin/8+3 (Vin-Vr) /8 = Vin_3Vr/8 > 0的第二比較結果，則比較器 CMPll-I通過輸出節(jié)點ND15-1輸出數字數據1到數字數據輸出端子TDll和控制部分 CTL11C。比較器CMPl 1-2將輸入到其的合成信號電壓3Vin/8+5 (Vin-Vr)/8 = Vin-5Vr/8 與OV比較。如果獲得3Vin/8+5 (Vin-Vr) /8 = Vin_5Vr/8 < 0的第一比較結果，則比較器 CMPl 1-2通過輸出節(jié)點ND15-2輸出數字數據0到數字數據輸出端子TDll和控制部分 CTL11C。如果獲得3Vin/8+5 (Vin-Vr) /8 = Vin_5Vr/8 > 0的第二比較結果，則比較器 CMPl 1-2通過輸出節(jié)點ND15-2輸出數字數據1到數字數據輸出端子TDll和控制部分 CTL11C。
如果控制部分CTLllC從比較器CMPll-I或CMP11-2接收到數字數據0，則其確定獲得5Vin/8+3 (Vin-Vr)/8 = Vin-3Vr/8 < 0的第一比較結果作為比較結果。然后，控制部分CTLllC用第一控制信號S2和第二控制信號S22按照以下方式控制轉接部分25C。控制部分CTLllC控制轉接部分25C，以使得從信號產生部分21C輸出的第一模擬信號Vin被輸入到第一輸出部分23，而第三模擬信號Vin-Vr/2被輸入到第二輸出部分M。如果控制部分CTLllC從比較器CMPll-I接收到數字數據1并從比較器CMPl 1_2 接收到數字數據0，則其確定在比較器CMPll-I上獲得第二比較結果，而在比較器CMP11-2 上獲得第一比較結果。換句話說，控制部分CTLllC確定在比較器CMPll-I上獲得5Vin/8+3 (Vin-Vr)/8 =Vin-3Vr/8 > 0 而在比較器 CMPl 1-2 上獲得 3Vin/8+5 (Vin-Vr)/8 = Vin-5Vr/8 < 0然后，控制部分CTLllC用第二控制信號S22和第三控制信號S23按照以下方式控制轉接部分％C。控制部分CTLllC控制轉接部分25C，以使得從信號產生部分21C輸出的第三模擬信號Vin-Vr/4被輸入到第一輸出部分23，而另一第三模擬信號Vin-3Vr/4被輸入到第二輸出部分對。如果控制部分CTLllC從比較器CMPll-I和CMPl 1_2接收到數字數據1，則其判決獲得第二比較結果3Vin/8+5 (Vin-Vr)/8 = Vin_5Vr/8 > 0作為比較器CMPl 1_2的比較結果。然后，控制部分CTLllC用第三控制信號S23和第四控制信號SM按照以下方式控制轉接部分WC。控制部分CTLllC控制轉接部分25C，以使得從信號產生部分21C輸出的第三模擬信號Vin-Vr/2被輸入到第一輸出部分23，而第二模擬信號Vin-Vr被輸入到第二輸出部分 24。當第二相位信號Φ 2從低電平改變到高電平時，控制部分CTLl IC確定第一至第四控制信號S2至S24中的哪兩個應該以有效高電平輸出。在轉接部分25C中，根據信號產生部分21C的二系統(tǒng)排列布置開關的兩個系統(tǒng)。具體地，在第一輸出部分23的輸入節(jié)點ND16與信號產生部分21C的第一輸出節(jié)點ND11-2之間，與第五開關SW15-1并行地布置第五開關SW15-2。在第二輸出部分M的輸入節(jié)點ND17與信號產生部分21C的第二輸出節(jié)點ND12-2 之間，與第六開關SW16-1并行地布置第六開關SW16-2。在第一輸出部分23的輸入節(jié)點ND16與信號產生部分21C的第三輸出節(jié)點ND13-2 之間，與第七開關SW17-1并行地布置第七開關SW17-2。在第二輸出部分M的輸入節(jié)點ND17與信號產生部分21C的第三輸出節(jié)點 ND13-2，與第八開關SW18-1并行地布置第八開關SW18-2。在轉接部分25C中，第五開關SW15-1響應從比較部分22C輸出的第一控制信號 S21在導通狀態(tài)與非導通狀態(tài)之間轉變。第五開關SW15-1在第一控制信號S21具有有效高電平時保持在導通狀態(tài)，而在第一控制信號S21具有無效低電平時保持在非導通狀態(tài)。第五開關SW15-2和第八開關SW18-1和SW18-2響應從比較部分22C輸出的第二控制信號S22在導通狀態(tài)與非導通狀態(tài)之間轉變。第五開關SW15-2和第八開關SW18-1和 SW18-2在第二控制信號S22展現有效高電平時保持在導通狀態(tài)，而在第三控制信號S23展現無效低電平時保持在非導通狀態(tài)。第六開關SW16-2和第七開關SW17-1和SW17-2響應從比較部分22C輸出的第三控制信號S23在導通狀態(tài)與非導通狀態(tài)之間轉變。第六開關SW16-2和第七開關SW17-1和 SW17-2在第三控制信號S23展現有效高電平時保持在導通狀態(tài)，而在第二控制信號S22展現無效低電平時保持在非導通狀態(tài)。第六開關SW16-1響應從比較部分22C輸出的第四控制信號SM在導通狀態(tài)與非導通狀態(tài)之間轉變。第六開關SW16-1在第四控制信號SM展現有效高電平時保持在導通狀態(tài)，而在第四控制信號SM展現無效低電平時保持在非導通狀態(tài)。圖13A和圖13B圖示了此前所述的1. 5_位AD轉換器IOC的操作的基本概念。在1-位AD轉換器IOC中，比較部分22C加權作為兩個輸入模擬信號的第一模擬信號Vin和第二模擬信號Vin-Vr，相互比較經加權的信號，并且響應比較結果輸出數字數據0或1，如在圖13A中看到的那樣。作為這樣的一種方法，在該實施例中，分別將第一模擬信號Vin和第二模擬信號 Vin-Vr 加權到 3/8 和 5/8。具體地，像3Vin/8和5Vin/8 —樣加權第一模擬信號Vin，并且像5 (Vin-Vr) /8和 3 (Vin-Vr) /8 一樣加權第二模擬信號Vin-Vr。然后，將經加權的第一模擬信號3Vin/8與經加權的第二模擬信號5 (Vin-Vr) /8相加來獲得信號 3Vin/8+5 (Vin-Vr)/8 = Vin_5Vr/8。類似地，將經加權的第一模擬信號5Vin/8與經加權的第二模擬信號3 (Vin-Vr) /8 相加來獲得信號 5Vin/8+3 (Vin-Vr)/8 = Vin_3Vr/8。然后，分別由比較器CMPll-I和CMPl 1-2將信號Vin_5Vr/8和Vin_3Vr/8與0比較，以確定該信號是大于或高于零還是小于或低于零。比較器CMPll-I和CMP11-2由此輸出數字數據00、01和10之一。在1. 5-位AD轉換器IOC中，也將比較部分22C的比較結果應用到兩個模擬信號輸出。具體地，如果由1. 5-位AD轉換器IOC獲得輸出數字數據00的第一比較結果，則根據區(qū)域選擇第一模擬信號Vin和第三模擬信號Vin-Vr/2并輸出為模擬信號輸出，如在圖 13B看到的那樣。如果由1.5-位AD轉換器IOC獲得輸出數字數據01的第三比較結果，則根據區(qū)域選擇第三模擬信號Vin-Vr/4和另一第三模擬信號Vin-3Vr/4并輸出為信號輸出，如在圖 13B看到的那樣。如果由1. 5-位AD轉換器IOC獲得輸出數字數據10的第二比較結果，則根據區(qū)域選擇第三模擬信號Vin-Vr/2和第二模擬信號Vin-Vr并輸出為信號輸出，如在圖1 看到的那樣。根據上述第四實施例的1.5-位AD轉換器IOC可以實現與由根據第一實施例的 1-位AD轉換器10實現的工作效果類似的工作效果。此外，可以進一步放寬比較器的精度。<5.第五實施例〉圖14示出了根據本公開的第五實施例的2-位AD轉換器IOD的配置示例。參考圖14，除了根據單AD轉換級構成2-位AD轉換器IOD而不是1_位AD轉換器
24之外，根據第五實施例的2-位AD轉換器IOD在配置上類似于根據此前所述的第一實施例的1-位AD轉換器10。 為了實施剛才描述的配置，按照以下方式構成圖14的AD轉換器10D。
將該AD轉換器IOD的AD轉換級20D基本上構成為使得在信號產生部分21D、比較部分22D和轉接部分25D的第三模擬信號的產生系統(tǒng)中以三個并行系統(tǒng)提供如在圖3中的信號處理線那樣的三條這種信號處理線，從而允許加權。在信號產生部分21D中，第一電容器Cll具有被設置為4C的電容，而第二電容器 C12具有被設置為2C的電容。在信號產生部分21D中，作為第三電容器C13，提供具有被設置為3C的電容的第三電容器C13-1、具有被設置為2C的電容的第三電容器C13-2和具有被設置為IC的電容的第三電容器C13-3。第三電容器C13-l、C13-2和C13-3在其一端上公共地連接到第一模擬信號Vin的輸入線Lill。在信號產生部分21D中，作為第四電容器C14，提供具有被設置為IC的第四電容器 C14-1、具有被設置為2C的第四電容器C14-2和具有被設置為3C的第四電容器C14-3。第四電容器C14-1、C14-2和C14-3在其一端上公共地連接到第二模擬信號Vin-Vr的輸入線 LI12。第三電容器C13-1和第四電容器C14-1在其另一端子上公共地連接到第三輸出節(jié)點ND13-1，并且第三開關SW13-1連接在第三輸出節(jié)點ND13-1與固定電位VC之間。第三電容器C13-2和第四電容器C14-2在其另一端子上公共地連接到第三輸出節(jié)點ND13-2，并且第三開關SWl3-2連接在第三輸出節(jié)點ND13-2與固定電位VC之間。第三電容器C13-3和第四電容器C14-3在其另一端子上公共地連接到第三輸出節(jié)點13-3，并且第三開關SW13-3連接在第三輸出節(jié)點13-3與固定電位VC之間。在比較部分22D中，形成用于第五電容器C15、第六電容器C16、第四開關SW14、輸入節(jié)點ND14和比較器CMPll的電容算術運算和比較處理的三個系統(tǒng)。具體地，具有被設置為3C的電容的第五電容器C15-1和具有被設置為IC的電容的第六電容器C16-1在其端子上相互連接，并通過輸入節(jié)點ND14-1連接到比較器CMPll-I 的輸入端子。第四開關SW14-1連接在輸入節(jié)點ND14-1與固定電位VC之間。類似地，具有被設置為2C的電容的第五電容器C15-2和具有被設置為2C的電容的第六電容器C16-2在其端子上相互連接，并通過輸入節(jié)點ND14-2連接到比較器CMP11-2 的輸入端子。第四開關SW14-2連接在輸入節(jié)點ND14-2與固定電位VC之間。此外，具有被設置為IC的電容的第五電容器C15-3和具有被設置為4C的電容的第六電容器C16-3在其端子上相互連接，并通過輸入節(jié)點ND14-3連接到比較器CMPl 1_3的輸入端子。開關SW14-3連接在輸入節(jié)點ND14-3與固定電位VC之間。第五電容器C15-1和第六電容器C16-1在第四開關SW14-1處于導通狀態(tài)時采樣到其的輸入信號，并以預定定時在比較器CMPll-I的輸入節(jié)點ND14-1側上生成采樣電壓。然后，合成所述電壓，并將產生的電壓3Vin/4+(Vin-Vr)/4 = Vin-Vr/4供應到比較器 CMPl1-1。類似地，第五電容器C15-2和第六電容器C16-2在第四開關SW14-2處于導通狀態(tài)時采樣到其的輸入信號，并以預定定時在比較器CMP11-2的輸入節(jié)點ND14-2側上生成采樣電壓。然后，合成所述電壓，并將產生的電壓Vin/2+(Vin-Vr)/2 = Vin-Vr/2供應到比較器 CMPl1-2。此外，第五電容器C15-3和第六電容器C16-3在開關SW14-3處于導通狀態(tài)時采樣到其的輸入信號，并以預定定時在比較器CMP11-3的輸入節(jié)點ND14-3側上生成采樣電壓。然后，合成所述電壓，并將產生的電壓Vin/4+3(Vin-Vr)/4 = Vin-3Vr/4供應到比較器 CMPl1-3。比較器CMPll-I將輸入到其的合成信號電壓3Vin/4+(Vin-Vr)/4 = Vin-Vr/4與 OV比較。如果獲得第一比較結果3Vin/4+(Vin-Vr)/4 = Vin-Vr/4 < 0，則比較器 CMPl 1-1 通過輸出節(jié)點ND15-1輸出數字數據0到編碼器ENCll和控制部分CTL11D。另一方面，如果獲得第二比較結果3Vin/4+ (Vin-Vr) /4 = Vin-Vr/4 > 0，則比較器 CMPll-I通過輸出節(jié)點ND15-1輸出數字數據到編碼器ENCl和控制部分CTL11D。比較器CMPl 1-2將輸入到其的合成信號電壓Vin/2+ (Vin-Vr) /2 = Vin-Vr/2與OV 比較。如果獲得第一比較結果Vin/2+ (Vin-Vr) /2 = Vin-Vr/2 < 0，則比較器CMPl 1-2通過輸出節(jié)點ND15-2輸出數字數據0到編碼器ENCll和控制部分CTL11D。另一方面，如果獲得第二比較結果Vin/2+(Vin-Vr)/2 = Vin-Vr/2 > 0，則比較器 CMPl 1-2通過輸出節(jié)點ND15-2輸出數字數據到編碼器ENCll和控制部分CTLl 1D。比較器CMPl 1-3將輸入到其的合成信號電壓Vin/4+3 (Vin-Vr)/4 = Vin_3Vr/4與 OV比較。如果獲得第一比較結果Vin/4+3 (Vin-Vr)/4 = Vin_3Vr/4 < 0，則比較器 CMPl 1-3 通過輸出節(jié)點ND15-3輸出數字數據0到編碼器ENCll和控制部分CTL11D。另一方面，如果獲得第二比較結果Vin/4+3 (Vin-Vr)/4 = Vin_3Vr/4 > 0，則比較器CMP11-3通過輸出節(jié)點ND15-3輸出數字數據到編碼器ENCll和控制部分CTL11D。如果控制部分CTLllD從比較器CMP11_1、CMP11_2和CMP11-3接收到數字數據0， 則其判決獲得第一比較結果3Vin/4+(Vin-Vr)/4 = Vin-Vr/4 < 0作為比較結果。然后，控制部分CTLllD用第一控制信號S31按照以下方式控制轉接部分25D。控制部分CTLllD控制轉接部分25D，以使得從信號產生部分21D輸出的第一模擬信號Vin被輸入到第一輸出部分23，而第三模擬信號Vin-Vr/4被輸入到第二輸出部分M。如果控制部分CTLllD從比較器CMPll-I接收到數字數據1并從比較器CMPl 1_2 和CMPl 1-3接收到數字數據0，則其按照以下方式確定。具體地，控制部分CTLl ID確定由比較器CMPl 1-1獲得第二比較結果，而由比較器CMPl 1-2獲得第一比較結果。更具體地，控制部分CTLllD判決由比較器CMPl 1_1獲得3Vin/4+(Vin-Vr)/4 = Vin-Vr/4 > 0，而由比較器 CMPl 1-2 獲得 Vin/2+(Vin-Vr)/2 = Vin-Vr/2 < 0。然后，控制部分CTLllD用第二控制信號S32按照以下方式控制轉接部分25D。具體地，控制部分CTLllD控制轉接部分25D，以使得從信號產生部分21D輸出的第三模擬信號Vin-Vr/4被輸入到第一輸出部分23，而另一第三模擬信號Vin-Vr/2被輸入到第二輸出部分對。如果控制部分CTLllD從比較器CMPll-I和CMPl 1_2接收到數字數據1并從比較器CMPl 1-3接收到數字數據0，則其按照以下方式確定。具體地，控制部分CTLl ID確定由比較器CMPl 1-2獲得第二比較結果，而由比較器CMPl 1-3獲得第一比較結果。更具體地，控制部分CTLllD確定由比較器CMP11-2獲得Vin/2+(Vin-Vr)/2 = Vin-Vr/2 > 0，而由比較器 CMPl 1-3 獲得 Vin/4+3 (Vin-Vr)/4 = Vin-3Vr/4 < 0。然后，控制部分CTLllD用第三控制信號S33按照以下方式控制轉接部分25D。具體地，控制部分CTLllD控制轉接部分25D，以使得從信號產生部分21D輸出的第三模擬信號Vin-Vr/2被輸入到第一輸出部分23，而另一第三模擬信號Vin-3Vr/4被輸入到第二輸出部分對。如果控制部分CTLllD從比較器CMP11_1、CMP11_2和CMP11-3接收到數字數據1， 則其確定獲得第二比較結果Vin/4+3 (Vin-Vr)/4 = Vin_3Vr/4作為比較結果。然后，控制部分CTLllD用第四控制信號S34按照以下方式控制轉接部分25D。具體地，控制部分CTLllD控制轉接部分25D，以使得從信號產生部分21D輸出的第三模擬信號Vin-3Vr/4被輸入到第一輸出部分23，而第二模擬信號Vin-Vr被輸入到第二輸出部分對。當第二相位信號Φ 2從低電平改變到高電平時，控制部分CTLl ID確定第一至第四控制信號S3至S34中的哪一個應該以有效高電平輸出。在轉接部分25D中，對應于信號產生部分21D的第三模擬信號的產生系統(tǒng)的三系統(tǒng)排列布置開關的三個系統(tǒng)。第七開關SW17-1布置在第一輸出部分23的輸入節(jié)點ND16與信號產生部分21D 的第三輸出節(jié)點ND13-1之間。第八開關SW18-1布置在第二輸出部分M的輸入節(jié)點ND17與信號產生部分21D 的第三輸出節(jié)點ND13-1之間。另一第七開關SW17-2布置在第一輸出部分23的輸入節(jié)點ND16與信號產生部分 2ID的第三輸出節(jié)點ND13-2之間。另一第八開關SW18-2布置在第二輸出部分M的輸入節(jié)點ND17與信號產生部分 2ID的第三輸出節(jié)點ND13-2之間。再一第七開關SW17-3布置在第一輸出部分23的輸入節(jié)點ND16與信號產生部分 2ID的三輸出節(jié)點13-3之間。再一第八開關SW18-3布置在第二輸出部分M的輸入節(jié)點ND17與信號產生部分 21D的第三輸出節(jié)點13-3之間。在轉接部分25D中，第五開關SW15和第八開關SW18-1響應從比較部分22D輸出的第一控制信號S31在導通狀態(tài)與非導通狀態(tài)之間轉變。第五開關SW15和第八開關SW18-1 在第一控制信號S31展現有效高電平時保持在導通狀態(tài)，而在第一控制信號S31處于無效的低電平時保持在非導通狀態(tài)。第七開關SW17-1和第八開關SW18-2響應從比較部分22D輸出的第二控制信號 S32在導通狀態(tài)與非導通狀態(tài)之間轉變。第七開關SW17-1和第八開關SW18-2在第二控制信號S32展現有效高電平時保持在導通狀態(tài)，而在第二控制信號S32處于無效的低電平時保持在非導通狀態(tài)。第七開關SW17-2和第八開關SW18-3響應從比較部分22D輸出的第三控制信號
27S33在導通狀態(tài)與非導通狀態(tài)之間轉變。第七開關SW17-2和第八開關SW18-3在第三控制信號S33展現有效高電平時保持在導通狀態(tài)，而在第三控制信號S33處于無效的低電平時保持在非導通狀態(tài)。第六開關SW16和第七開關SW17-3響應從比較部分22D輸出的第四控制信號S34 在導通狀態(tài)與非導通狀態(tài)之間轉變。第六開關SW16和第七開關SW17-3第四控制信號S34 展現有效高電平時保持在導通狀態(tài)，而在第四控制信號S34處于無效的低電平時保持在非導通狀態(tài)。根據上述第五實施例的2-位AD轉換器IOD可以實現與根據第一實施例的1_位 AD轉換器10實現的工作效果類似的工作效果。根據上述第五實施例的2-位AD轉換器也被構成為使得類似像在根據此前所述的第四實施例的1.5-位AD轉換器IOC中那樣，提供具有冗余電壓α的兩個模擬輸出信號。
例如，在2-位AD轉換器的輸出結果是Vr/4 < Vin < Vr/2的情況下，通過 Vin-Vr/4-α和Vin_Vr/2+α給出兩個模擬輸出信號。<6.第六實施例>圖15和圖16示出了根據本公開的第六實施例的2-位AD轉換器IOE的配置示例。參考圖15和圖16，根據第六實施例的2-位AD轉換器IOE構成為使得級聯(lián)地連接此前聯(lián)系第一實施例所述的這樣兩個1-位AD轉換器以形成2-位AD轉換器。在該第六實施例中，將2-位AD轉換器IOE形成為使用開環(huán)放大器和開環(huán)電容器算術運算的開環(huán)流水線型的轉換器。在該2-位AD轉換器IOE中，第一級的AD轉換級20_1具有類似于第一實施例的 1-位AD轉換器10的配置的配置，并且展現類似于1-位AD轉換器10的工作效果的工作效^ ο第二級的AD轉換級20-2具有類似于第一級的AD轉換級20_1的配置的配置。然而，將第一級的AD轉換級20-1的第一和第二輸出部分23_1和的放大器 AMPll-I和AMP12-1的放大因子設置為Al。同時，將第二級的AD轉換級20_2的第一和第二輸出部分23-2和M-2的放大器AMPl 1-2和AMP12-2的放大因子設置為A2。在該2-位AD轉換器IOE中，第一級的AD轉換級20_1的第一模擬信號輸出端子 T011-1連接到第二級的AD轉換級20-2的第一模擬信號輸入端子TI11-2。類似地，在2-位AD轉換器IOE中，第一級的AD轉換級20_1的第二模擬信號輸出端子T012-1連接到第二級的AD轉換級20-2的第二模擬信號輸入端子TI12-2。相應地，將41乂￥化或41乂作111-^幻作為第一模擬信號從第一模擬信號輸入端子TI11-2輸入到第二級的AD轉換級20-2。類似地，將Al X (Vin-Vr/2)或Al X (Vin-Vr)作為第二模擬信號從第二模擬信號輸入端子TI12-2輸入到第二級的AD轉換級20-2。此前在第一實施例的描述中詳細描述了第一級的AD轉換級20-1的操作，因此這里為了避免冗余而省略相同的重復描述。然而，第一級的AD轉換級20-1基本上不同于第一實施例中的AD轉換級20在于其展現從A改變來的放大因子Al。如上所述，第二級的AD轉換級20-2的操作基本上類似于第一級的AD轉換級20_1 的操作和第一實施例中的AD轉換級20的操作。然而，第二級的AD轉換級20-2不同在于輸入模擬信號和模擬信號輸出。相應地，下面主要關于比較部分22-2和兩個模擬信號輸出描述第二級的AD轉換級20-2的操作。在第二級的AD轉換級20-2的比較部分22_2中，第五電容器C15在第四開關SW14 處于導通狀態(tài)時采樣作為輸入信號的第一模擬信號Al XVin或AlX (Vin-Vr/2)。然后，采樣電壓々1\￥111或41\作111-^2)以預定定時出現在比較器CMPll的輸入節(jié)點ND14側上。第六電容器C16在第四開關SW14處于導通狀態(tài)時采樣作為輸入信號的第二模擬信號 Al X (Vin-Vr/2)或 Al X (Vin-Vr)。然后，采樣電壓 Al X (Vin-Vr/2)或 Al X (Vin-Vr) 以預定定時出現在比較器CMPll的輸入節(jié)點ND14側上。按照這種方式，第五電容器C15和第六電容器C16在第四開關SW14處于導通狀態(tài)時采樣到其的輸入信號，然后以預定定時在比較器CMPll的輸入節(jié)點ND14側上生成采樣信號。然后，合成所述電壓并供應到比較器CMP11。在這種情況下，合成信號電壓是AlX Vin+Al X (Vin-Vr/2)禾口 AlX (Vin-Vr/2)+Al X (Vin-Vr)之一。在比較部分22-2中，比較器CMPll將輸入到其的合成信號電壓 Al X Vin+Al X (Vin-Vr/2)與 OV 比較。如果獲得Al X Vin+Al X (Vin-Vr/2) < 0的第一結果，則比較器CMPll通過輸出節(jié)點ND15輸出數字數據0到數字數據輸出端子TD11-2和控制部分CTL11-2。另一方面，如果獲得Al X Vin+Al X (Vin-Vr/2) > 0的第二結果，則比較器CMPll 通過輸出節(jié)點ND15輸出數字數據到數字數據輸出端子TD11-2和控制部分CTL11-2。在該第六實施例中，第二級的AD轉換級20-2的比較器CMPll以在其上第二相位信號Φ從高電平轉變到低電平的時候執(zhí)行比較操作。注意，在該第六實施例，第一級的AD轉換級20-1的比較器CMPll以在其上第一相位信號Φ從高電平轉變到低電平的時候執(zhí)行比較操作。在該第六實施例中，由于像此后描述的那樣采用流水線處理，所以第一相位和第二相位被控制成使得第一級的AD轉換級20-1和第二級的AD轉換級20-2以相互相反的相位操作。如果控制部分CTLl 1-2從比較器CMPll接收到數字數據0，則其確定獲得第一結果Al X Vin+Al X (Vin-Vr/2) <0作為比較結果。然后，控制部分CTL11-2用第一控制信號 S11-2和第二控制信號S12-2按照以下方式控制轉接部分25-2。控制部分CTLl 1-2控制轉接部分25_2，以使得從信號產生部分21_2輸出的第一模擬信號Al X Vin被輸入到第一輸出部分23-2，而從信號產生部分21-2輸出的第三模擬信號 Al X (Vin-Vr/4)被輸入到第二輸出部分對_2。另一方面，如果控制部分CTL11-2從比較器CMPll接收到數字數據1，則其確定獲得第二結果Al X Vin+Al X (Vin-Vr/2) >0作為比較結果。然后，控制部分CTLl 1_2用第一控制信號S11-2和第二控制信號S12-2按照以下方式控制轉接部分25-2。控制部分CTL11-2控制轉接部分25_2，以使得從信號產生部分21_2輸出的第三模擬信號AlX (Vin-Vr/4)被輸入到第一輸出部分23_2，而另一第三模擬信號 Al X (Vin-Vr/2)被輸入到第二輸出部分對_2。
29
控制部分CTL11-2確定當第一相位信號Φ1從低電平改變到高電平時應該以有效高電平輸出第一控制信號S11-2和第二控制信號S12-2中的哪一個。另一方面，控制部分CTLll-I確定當第二相位信號Φ2從低電平改變到高電平時應該以有效高電平輸出第一控制信號S11-2和第二控制信號S12-2中的哪一個。第一輸出部分23-2以預定放大因子Α2放大通過轉接部分25-2供應到其的第一殘差信號Al X Vin或Al X (Vin-Vr/4)，并從第一模擬信號輸出端子T011-2輸出產生的信號。具體地，第一輸出部分23-2從第一模擬信號輸出端子T011-2輸出第一殘差信號 AlXA2XVin ^A1XA2X (Vin-Vr/4)。第二輸出部分M-2以預定放大因子A2放大通過轉接部分25-2供應到其的第二殘差信號Al X (Vin-Vr/4)或Al X (Vin-Vr/2)，并從第二模擬信號輸出端子T012-2輸出產生的信號。具體地，第二輸出部分M-2從第二模擬信號輸出端子T012-2輸出第二殘差信號 A1XA2X (Vin-Vr/4)或 A1XA2X (Vin—Vr/2)。作為選擇，在比較部分22-2中，比較器CMPll將輸入到其的合成信號電壓 AlX (Vin-Vr/2)+Al X (Vin-Vr)與 OV 比較。如果獲得AlX (Vin-Vr/2)+Al X (Vin-Vr) < 0的第一結果，則比較器CMPll通過輸出節(jié)點ND15輸出數字數據0到數字數據輸出端子TD11-2和控制部分CTL11-2。另一方面，如果獲得AlX (Vin-Vr/2)+Al X (Vin-Vr) >0的第二結果，則比較器CMPll通過輸出節(jié)點ND15輸出數字數據1到數字數據輸出端子TD11-2和控制部分 CTLl1-2。如果控制部分CTLl 1-2從比較器CMPll接收到數字數據0，則其確定獲得第一結果Al X (Vin-Vr/2)+Al X (Vin-Vr) <0作為比較結果。然后，控制部分CTL11-2用第一控制信號S11-2和第二控制信號S12-2按照以下方式控制轉接部分25-2。控制部分CTLl 1-2控制轉接部分25-2，以使得從信號產生部分21_2輸出的第一模擬信號AlX (Vin-Vr/幻被輸入到第一輸出部分23_2，而從信號產生部分21_2輸出的第三模擬信號AlX (Vin-3Vr/4)被輸入到第二輸出部分對_2。另一方面，如果控制部分CTL11-2從比較器CMPll接收到數字數據1，則其判決獲得第二結果Al X (Vin-Vr/2)+Al X (Vin-Vr) >0作為比較結果。然后，控制部分CTL11-2 用第一控制信號S11-2和第二控制信號S12-2按照以下方式控制轉接部分25-2。控制部分CTLl 1-2控制轉接部分25_2，以使得來自信號產生部分21_2的第三模擬信號AlX (Vin-3Vr/4)被輸入到第一輸出部分23_2，而從信號產生部分21_2輸出的第二模擬信號AlX (Vin-Vr)被輸入到第二輸出部分對_2。第一輸出部分23-2以預定放大因子A2放大通過轉接部分25_2供應到其的第一殘差信號Al X (Vin-Vr/2)或Al X (Vin-3Vr/4)，并從第一模擬信號輸出端子T011-2輸出產生的信號。具體地，第一輸出部分23-2從第一模擬信號輸出端子T011-2輸出第一殘差信號 A1XA2X (Vin-Vr/2)或 A1XA2X (Vin_3Vr/4)。第二輸出部分M-2以預定放大因子A2放大通過轉接部分25-2供應到其的第二殘差信號AlX (Vin-3Vr/4)或Al X (Vin-Vr)，并第二模擬信號輸出端子T012-2輸出產生的信號。具體地，第二輸出部分M-2從第二模擬信號輸出端子T012-2輸出第二殘差信號 A1XA2X (Vin-3Vr/4)或 A1XA2X (Vin-Vr)。這種2-位AD轉換器IOE輸出2位數字數據和兩個模擬信號，這兩個模擬信號基本上依賴于量值在第一模擬信號Vin與對應于下述第一參考電壓Vrt的滿量程(full range) 電壓Vr之間這樣的條件。具體地，在Vin < Vr/4的情況下，從兩個數字數據輸出端子TD11-1和TD11-2輸
出數字數據00。在Vr/4 < Vin < Vr/2的情況下，從兩個數字數據輸出端子TD11-1和TD11-2輸出數字數據01。在Vr/2 < Vin < 3Vr/4的情況下，從兩個數字數據輸出端子TDl 1-1和TDl 1-2輸出數字數據10。在3Vr/4 < Vin < Vr的情況下，從兩個數字數據輸出端子TDl 1_1和TDl 1_2輸出數字數據11。此外，2-位AD轉換器IOE響應來自模擬信號輸出端子TOl 1_2和T012-2的比較結
果輸出殘差信號。以A2倍放大殘差信號A 1 X Vin和Al X (Vin-Vr/4)然后輸出。作為選擇，以A2倍放大殘差信號A 1 X (Vin-Vr/4)和Al X (Vin-Vr/2)然后輸出。否則，以A2倍放大殘差信號Al X (Vin-Vr/2)和Al X (Vin_3Vr/4)然后輸出。或相反，以A2倍放大殘差信號Al X (Vin_3Vr/4)和Al X (Vin-Vr)然后輸出。例如，當第一級的AD轉換級20-1的模擬信號輸入Vin滿足0 < Vin < Vr/2時， 從數字數據輸出端子TDll-I輸出數字數據。然后，AD轉換級20-1分別從兩個模擬信號輸出端子T011-1和T012-1輸出殘差信號Al XVin和Al X (Vin-Vr/2)。這里，在Al XVin > Al X (Vin-Vr/2)的情況下，換句話說，在 Vr/4 < Vin < Vr/2的情況下，第二級的AD轉換級20-2從數字數據輸出端子TD11-2輸出數字數據 1。然后，AD轉換級20-2分別從兩個模擬信號輸出端子T011-1和T012-1輸出殘差信號 A2XA1X (Vin-Vr/4)禾口 A2XA1X (Vin-Vr/2) 簡言之，二級配置的2-位AD轉換器IOE從兩個數字數據輸出端子TDll-I和 TD11-2輸出2位數字數據01。此外，如此前所述，在該第六實施例，由于采用了流水線處理，第一級的AD轉換級 20-1和第二級的AD轉換級20-2的第一相位和第二相位被控制成使得AD轉換級20_1和 20-2以相互相反的相位操作。 在以下，描述這種流水線操作。 在圖16的AD轉換器IOE中，使得(render)第一狀態(tài)的AD轉換級20-1中的信號產生部分21-1、第一輸出部分23-1和第二輸出部分M-I中的開關以第一相位導通，以便信號產生部分21-1、第一輸出部分23-1和第二輸出部分M-I執(zhí)行采樣和復位。在第一級的 AD轉換級20-1中，信號產生部分21-1、第一輸出部分23-1和第二輸出部分執(zhí)行在第二相位下的采樣電壓的輸出和輸入。
然后，在第一級的AD轉換級20-1中，比較部分22_1和轉接部分25_1在第二相位下執(zhí)行比較確定以及殘差信號至第一輸出部分23-1和第二輸出部分M-I的供應控制。相反，在第二級的AD轉換級20-2中，使得信號產生部分21-2、第一輸出部分23-2 和第二輸出部分M-2中的開關在第二相位下導通，以便信號產生部分21-2、第一輸出部分 23-2和第二輸出部分M-2執(zhí)行采樣和復位。在第二級的AD轉換級20-2中，信號產生部分 21-2、第一輸出部分23-2和第二輸出部分M-2在第一相位下執(zhí)行采樣電壓的輸出和輸入。然后，在第二狀態(tài)的AD轉換級20-2中，比較部分22-2和轉接部分25-2在第一相位下執(zhí)行比較判決以及殘差信號至第一輸出部分23-2和第二輸出部分M-2的供應控制。圖17A和圖17B圖示了根據第六實施例的2_位AD轉換器的流水線操作并具體圖示了不同相位下的一般操作。更具體地，圖17A圖示了第一級的AD轉換級20-1在第一相位和第二相位下的一般操作。圖17B圖示了第二級的AD轉換級20-2在第一相位和第二相位下的一般操作。參考圖17A和圖17B描述圖16的2_位AD轉換器IOE的流水線操作。當第一相位信號Φ 1展現高電平時，第一級的AD轉換級20-1中的信號產生部分 21-1的第一開關SW11-1、第二開關SW12-1和第三開關SW13-1展現ON狀態(tài)。因此，由作為采樣電容器的第一至第四采樣電容器Cll至C14采樣第一模擬信號Vin和第二模擬信號 Vin-Vr。此外，此時，由于第一輸出部分23-1的第九開關SW19-1和第二輸出部分的第十開關SW20-1被切換成導通(on)，所以復位第一放大器AMPll-I和第二放大器 AMP12-1。比較部分22-1的比較器CMPll以在其上第一相位信號Φ 1從高電平轉變到低電平的時候執(zhí)行比較操作。然后，當第二相位信號Φ2改變到高電平時，控制部分CTLll-I判決應該將控制轉接部分25-1的控制信號Sll-I和S12-1中的哪一個設置為有效高電平。當第一相位信號Φ1展現低電平時，復位模擬信號，因此采樣到采樣電容器的信號通過轉接部分25-1被傳送至第一放大器AMPll-I和第二放大器ΑΜΡ12-1。此時，比較部分22-1的控制部分CTLll-I選擇的第五和第八開關SW15-1和 SW18-1或第六和第七開關SW16-1和SW17-1被置于導通或ON狀態(tài)。結果，分別將殘差信號AlXVin 和 Al X (Vin-Vr/2)或 Al X (Vin-Vr/2)和 AlX(Vin-Vr)作為第一和第二模擬信號輸入到第二級的1_位AD轉換級20_2。此外，從第一級的AD轉換級20-1輸出數字數據0或1。由于第二級的1-位AD轉換級20-2以在相位上從第一級的1_位AD轉換級20_1 的切換操作移位180°的定時來執(zhí)行切換操作，所以1-位AD轉換級20-1和1-位AD轉換級20-2的操作相位彼此相反。具體地，當第二相位信號Φ2展現高電平時，第二級的1-位AD轉換級20-2中的信號產生部分21-2的第一開關SWl 1-2、第二開關SW12-2和第三開關SW13-2被置于ON狀態(tài)。因此，將第一模擬信號AlXVin或Al X (Vin-Vr/2)和第二模擬信號 AlX (Vin-Vr/2)或Al X (Vin-Vr)采樣到作為采樣電容器的第一至第四采樣電容器Cll至C14。此外，此時，由于第一輸出部分23-2的第九開關SW19-2和第二輸出部分M-2的第十開關SW20-2被置于ON狀態(tài)，所以第一放大器AMPl 1-2和第二放大器AMP12-2被復位。比較部分22-2的比較器CMPll以在其上第二相位信號Φ2從高電平轉變到低電平的時候執(zhí)行比較操作。然后，當第一相位信號Φ1展現高電平時，控制部分CTL11-2判決應該將用于控制轉接部分25-2的控制信號S11-2和S12-2中的哪一個設置為有效高電平。當第二相位信號Φ2展現低電平時，復位模擬信號，因此將在采樣電容器中采樣的信號通過轉接部分25-2傳送到第一放大器AMPl 1-2和第二放大器AMP12-2。此時，由比較部分22-2的控制部分CTL11-2選擇的第五和第八開關SW15-2和 SW18-2或第六和第七開關SW16-2和SW17-2被置于導通或ON狀態(tài)。結果，從第二級的AD轉換級20-2輸出殘差信號A2XAlXVin和 A2XA1X (Vin-Vr/2)或殘差信號 A2XAl X (Vin-Vr/4)禾Π A2XAl X (Vin-Vr/2) 或者，從第二級的AD轉換級20-2輸出殘差信號A2 X Al X (Vin-Vr/2)和 A2XA1X (Vin-3Vr/4)或殘差信號 A2XAl X (Vin-3Vr/4)禾Π A2XAl X (Vin-Vr)。或者，從第二級的AD轉換級20-2輸出數字數據0或1。如上所述，根據該第六實施例，級聯(lián)地連接如在第一實施例這樣的兩個1-位AD轉換級來形成2-位AD轉換器IOE。相應地，可以實現與此前所述的第一實施例實現的效果類似的效果。<7.第七實施例>圖18示出了根據本公開的第七實施例的3-位AD轉換器的配置示例。參考圖18，通過在根據第六實施例的2-位AD轉換器IOE的第二級的AD轉換級 20-2的輸出側上布置AD轉換級的比較部分22-3，來形成根據第七實施例的AD轉換器10F。比較部分22-3沒有控制部分，并且比較器CMPll的輸出連接到數字數據輸出端子 TD11-3。比較部分22-3以與第一級的AD轉換級20_1的比較部分22_1的相位相同的相位操作，結果以從第二級的AD轉換級20-2的比較部分22-2的相位移位180°的相反的相位操作。在第二級的AD轉換級20-2的輸出側上的比較部分22-3中，第五電容器C15在第四開關SW14處于導通狀態(tài)時采樣作為輸入信號的第一模擬信號。具體地，第五電容器(15采樣第一模擬信號41\42\￥丨11，Α1ΧΑ2Χ (Vin-Vr/4)、 A1XA2X (Vin-Vr/2)或 A1XA2X (Vin_3Vr/4)。然后，采樣電壓AlX A2 X Vin、AlX A2 X (Vin-Vr/4)、AlX A2 X (Vin-Vr/2)或 A1XA2X (Vin-3Vr/4)以預定定時出現在比較器CMPll的輸入節(jié)點ND14側上。第六電容器C16在第四開關SW14處于導通狀態(tài)時采樣作為輸入信號的第二模擬信號。具體地，第六電容器C16采樣第二模擬信號A1XA2X (Vin-Vr/4)、 A1XA2X (Vin-Vr/2)、Al XA2X (Vin-3Vr/4)或 Al XA2X (Vin-Vr)。^ B, ^ # % B. A1XA2X (Vin-Vr/4) , A1XA2X (Vin-Vr/2), A1XA2X (Vin-3Vr/4)或A1XA2X (Vin-Vr)出現在比較器CMPll的輸入節(jié)點ND14側上。
按照這種方式，第五電容器C15和第六電容器C16在第四開關SW14處于導通狀態(tài)時采樣輸入信號，并以預定定時在比較器CMPll的輸入節(jié)點ND14側上生成采樣電壓。然后， 合成所述電壓并供應到比較器CMP11。
在這種情況下，合成信號電壓是以下電壓之一。第一合成信號電壓是AlXA2XVin+AlXA2X (Vin-Vr/4)。第二合成信號電壓是Al X A2 X (Vin-Vr/4) +A1XA2X (Vin-Vr/2)。第三合成信號電壓是Al X A2 X (Vin-Vr/2) +A1XA2X (Vin-3Vr/4)。第四合成信號電壓是AlX A2 X (Vin-3Vr/4)+Al X A2 X (Vin-Vr)。在比較部分22-3中，比較器CMPll將輸入到其的第一合成信號電壓 AlXA2XVin+AlXA2X (Vin-Vr/4)與 OV 比較。如果獲得41\42\￥化+41\42\作化-^4) < 0的第一比較結果，則比較器 CMPll通過輸出節(jié)點ND15輸出數字數據0到數字數據輸出端子TD11-3。如果獲得六1\六2\￥^1+六1\六2\作^1_^4) > 0的第二比較結果，則比較器 CMPll通過輸出節(jié)點ND15輸出數字數據1到數字數據輸出端子TD11-3。同時，在比較部分22-3中，比較器CMPll將輸入到其的第二合成信號電壓Al XA2 X (Vin-Vr/4)+Al X A2 X (Vin-Vr/2)與 OV 比較。如果獲得AlX A2 X (Vin-Vr/4)+Al X A2 X (Vin-Vr/2) < 0 的第一比較結果，則比較器CMPll通過輸出節(jié)點ND15輸出數字數據0到數字數據輸出端子TD11-3。如果獲得A1XA2X (Vin-Vr/4)+Al X A2 X (Vin-Vr/2) > 0 的第二比較結果，則比較器CMPll通過輸出節(jié)點ND15輸出數字數據1到數字數據輸出端子TD11-3。另一方面，在比較部分22-3，比較器CMPll將輸入到其的第三合成信號電壓AlXA 2 X (Vin-Vr/2)+Al X A2 X (Vin-3Vr/4)與 OV 比較。如果獲得AlX A2 X (Vin-Vr/2)+Al X A2 X (Vin-3Vr/4) <0 的第一比較結果，則比較器CMPll通過輸出節(jié)點ND15輸出數字數據0到數字數據輸出端子TD11-3。如果獲得AlX A2 X (Vin-Vr/2)+Al X A2 X (Vin_3Vr/4) >0 的第二比較結果，則比較器CMPll通過輸出節(jié)點ND15輸出數字數據到數字數據輸出端子TD11-3。此外，在比較部分22-3中，比較器CMPll將輸入到其的第四合成信號電壓 A1XA2X (Vin-3Vr/4)+AlXA2X (Vin-Vr)與 OV 比較。如果獲得AlX A2 X (Vin_3Vr/4)+Al X A2 X (Vin-Vr) < 0 的第一比較結果，則比較器CMPll通過輸出節(jié)點ND15輸出數字數據0到數字數據輸出端子TD11-3。如果獲得AlX A2 X (Vin_3Vr/4)+Al X A2 X (Vin-Vr) > 0 的第二比較結果，則比較器CMPll通過輸出節(jié)點ND15輸出數字數據到數字數據輸出端子TD11-3。利用該第七實施例，可通過布置第三級的比較部分22-3來構成3-位AD轉換器。此外，利用第七實施例，可以實現與此前描述的第一和第六實施例實現的效果類似的效果。<8.第八實施例>圖19示出了根據本公開的第八實施例的3-位AD轉換器的配置示例。參考圖19，根據第八實施例的3-位AD轉換器IOG類似于根據此前所述的第七實施例的AD轉換器10F，不同之處在于以下幾點。
具體地，在3-位AD轉換器IOG中，在第一級的AD轉換級20_1的輸入級上布置用于產生第一模擬信號Vin和第二模擬信號Vin-Vr的模擬信號產生級30。這種模擬信號產生級30被形成為具有T/H(跟蹤/保持)功能的比較放大電路。模擬信號產生級30包括第三放大器AMP13、第四放大器AMP14、第七電容器C17和第八電容器C18。模擬信號產生級30還包括第十一開關SW31、第十二開關SW32、第十三開關SW33、 第十四開關SW34、第十五開關SW35和第十六開關SW36。模擬信號產生級30具有第三模擬信號輸入端子TI31、第二參考電壓供應端子 TREFB、第一參考電壓供應端子TREFT、第三模擬信號輸出端子T031和第四模擬信號輸出端子 T032。模擬信號產生級30還具有第三放大器AMP13的輸入節(jié)點ND31和第四放大器 AMP14的輸入節(jié)點ND32。第三放大器AMP13的輸入端子連接到輸入節(jié)點ND31，而第三放大器AMP13的輸出端子連接到第三模擬信號輸出端子T031。第十一開關SW31連接在輸入節(jié)點ND31與固定電位VC之間。第七電容器C17通過第十二開關SW32在其一端上連接到第三模擬信號輸入端子 TI31，還通過第十三開關SW33連接到第二參考電壓供應端子TREFB。第七電容器C17在其另一端子上連接到第三放大器AMP13的輸入節(jié)點ND31。第四放大器AMP14在其輸入端子上連接到輸入節(jié)點ND32，并在其輸出端子上連接到第四模擬信號輸出端子T032。第十四開關SW34連接在輸入節(jié)點ND32與固定電位VC之間。第八電容器C18在其一端上通過第十五開關SW35連接到第三模擬信號輸入端子 TI31，還通過第十六開關SW36連接到第一參考電壓供應端子TREFT。第八電容器C18在其另一端子上連接到第四放大器AMP14的輸入節(jié)點ND32。在模擬信號產生級30中，第十一開關SW31、第十二開關SW32、第十四開關SW34和第十五開關SW35在第一相位信號Φ 1具有有效高電平時展現導通或ON狀態(tài)。此時，第一級的AD轉換級20-1的信號產生部分21_1和第一和第二輸出部分23_1 和M-I在第二相位下操作，而比較部分22-1和轉接部分25-1在第一相位下操作。第二級的AD轉換級20-2的信號產生部分21_2和第一和第二輸出部分23_2和 24-2在第一相位下操作，而比較部分22-2和轉接部分25-2在第二相位下操作。然后，在第三級上的比較部分22-3在第一相位下操作。此外，在模擬信號產生級30中，第十三開關SW33和第十六開關SW36在第二相位信號Φ2具有有效高電平時展現導通狀態(tài)。此外，第八實施例的AD轉換器IOG被形成為使用開環(huán)放大和開環(huán)電容器算術運算的開環(huán)流水線型AD轉換器。然后，如上所述，該AD轉換器IOG具有模擬信號產生級30，其是其電壓輸入量程為從0到Vr的Τ/Η電路并且其產生Vin (通過從Vin減去0獲得的值)和Vin-Vr。此外，串聯(lián)(即級聯(lián)連接方式)連接為每一級執(zhí)行一位(one-bit)轉換并響應比較結果輸出數字數據和殘差模擬信號的兩個AD轉換級20-1和20-2。
35
第八實施例AD的轉換器IOG是3-位分解力的開環(huán)型流水線AD轉換器，其通過進一步連接一位比較部分22-3到第二級的AD轉換級20-2的輸出構成。圖20A至圖20D圖示了該3_位AD轉換器的一般操作。這里，描述該3-位AD轉換器的操作。當第一相位信號或時鐘Φ1具有高電平時，信號產生級或T/H電路30中的第 i^一、第十二、第十四和第十五開關SW31、SW32、SW34和SW35展現導通或ON狀態(tài)。結果，模擬信號產生級30采樣第η模擬輸入信號Vi (η)到第七和第八電容器C17 和 C18(Cs)。當第一相位信號或時鐘Φ1具有低電平時，第十一、第十二、第十四和第十五開關 Sff3U SW32、SW34和SW35展現非導通或OFF狀態(tài)，而第十三和第十六開關SW33和SW36展現導通或ON狀態(tài)。結果，模擬信號產生級30分別從第三模擬信號輸出端子T03和第四模擬信號輸出端子T032輸出第η殘差模擬信號Vin (n) -0 = Vin (η)和Vin-Vr (η)。此時，第一級的1-位AD轉換級的信號產生部分21-1的第一至第三開關SWll-I 至SW11-3展現ON狀態(tài)。相應地，由第一至第四電容器Cll至C14采樣來自模擬信號產生級30的輸出信號Vin (η)和Vin-Vr (η)。同時，比較部分22-1的第四開關SW14-1展現非導通或OFF狀態(tài)。與此一起，比較部分22-1通過第五和第六電容器C15和C16算術地運算第η殘差模擬信號Vin (η)和Vin-Vr (η)，而比較器CMPl將殘差模擬信號Vin (η)和Vin-Vr (η)在量值上相互比較。然后，當第一相位信號或時鐘Φ再次達到高電平時，模擬信號產生級30或Τ/Η電路采樣第η+1模擬信號。此時，第一級的AD轉換級20-1的第一至第三開關SWll-I至SW11-3斷開。然后， 響應比較部分22-1的比較器CMPll的比較結果執(zhí)行控制信號Sll-I和S11-2的選擇的確定。具體地，在I Vin (η) | < | Vin (n) -Vr |的情況下，AD轉換級20-1選擇控制信號S11-1，并分別從第一放大器AMPll-I和第二放大器ΑΜΡ12-1輸出信號AlXVin和 Al X (Vin-Vr/2)。此外，此時，AD轉換級20-1從數字數據輸出端子TDll-I輸出數字數據0。另一方面，在AD轉換級20-1中，在Vin > Vin-Vr的情況下，比較部分22_1 選擇控制信號S12-1。結果，分別從第一放大器AMPll-I和第二放大器AMP12-1輸出信號 Al X (Vin-Vr/2)和Al X (Vin-Vr)。此外，此時，AD轉換級20_1從數字數據輸出端子TDll-I 輸出數字數據1。將從第一和第二模擬信號輸出端子T011-1和T012-1輸出的兩個模擬殘差信號采樣到第二級的1-位AD轉換級20-2的信號產生部分21-2的第一至第四電容器Cll至C14。此后，第二級的AD轉換級20-2也重復與通過第一級的操作類似的操作，并輸出產生的數字數據和模擬殘差信號。最后，兩個模擬殘差信號通過比較部分22-3相互比較，并從數字數據輸出端子 TDl 1-1、TDl 1-2 和 TDl 1-3 輸出 3-位數據。
第八實施例具有以下顯著特征。每一級中的AD轉換級與從兩個模擬輸入電壓本身產生的閾值執(zhí)行比較。也類似地從兩個模擬輸入信號電壓產生模擬殘差信號。結果，在AD轉換級或串聯(lián)連接的AD轉換級之間，不存在需要精確絕對值的部分。通過這種配置，消除了嚴格控制放大器AMPll和AMP12增益的必要性，并且還使用開環(huán)而不用閉環(huán)執(zhí)行電容器算術運算。因此，可以從如圖19中或圖4中所示的這種簡單差分放大器構成單獨級中的放大器AMPll 和 AMP12。<9.第九實施例>圖21示出了根據本公開的第九實施例的3-位AD轉換器的配置示例。根據第九實施例的AD轉換器IOH類似于根據此前所述的第八實施例的AD轉換器 10G，但在以下點不同。具體地，在AD轉換器IOH中，將根據此前參考圖12所述的具有冗余的第四實施例的1. 5-位AD轉換器IOC應用為AD轉換級20G-1和20G-2。由于此前聯(lián)系第四實施例詳細描述了 1. 5-位AD轉換器的配置等，所以這里省略它們的描述以避免冗余。利用第九實施例的AD轉換器10H，可以實現與第八實施例的AD轉換器IOG的工作效果類似的工作效果。此外，AD轉換器IOH允許精度放寬。<10.第十實施例>圖22示出根據本公開的第十實施例的1-位AD轉換器的配置示例。參考圖22，根據第十實施例的1-位AD轉換器101類似于根據此前參考圖3所述的第一實施例的1-位AD轉換器10，但在信號產生部分211、第一輸出部分231和第二輸出部分MI的配置上以及通過控制部分CTLllI的轉接部分251的控制方法上不同。在該1-位AD轉換器101中，如圖3所示的在第一至第三輸出節(jié)點NDll至ND13 與固定電位VC之間的第一開關SW11、第二開關SW12和第三開關SW13未布置在信號產生部分211中。在第一輸出部分231中，第一放大器AMPllI包括NMOS晶體管M21I、阻抗元件 R21I、開關SW21I、輸入節(jié)點ND16I和輸出節(jié)點ND21I。NMOS晶體管M21I在其源極上連接到參考電位VSS，而在其漏極上連接到輸出節(jié)點 ND21I。阻抗元件R21I在其一端上連接到電源電位VDD，并在其另一端上連接到輸出節(jié)點 ND21I，而輸出節(jié)點ND21I連接到第一模擬信號輸出端子T011。開關SW21I連接在輸入節(jié)點ND16與輸出節(jié)點ND21I之間。開關SW21I在第一相位信號Φ1具有高電平的時段內保持在導通或短路狀態(tài)，而在第一相位信號Φ1具有低電平的時段內保持在非導通或開路狀態(tài)。在第二輸出部分MI中，第二放大器ΑΜΡ12Ι包括NMOS晶體管Μ22Ι、阻抗元件 R22I、開關SW22I、輸入節(jié)點ND17I和輸出節(jié)點ND22I。NMOS晶體管Μ22Ι在其源極上連接到參考電位VSS，并在其漏極上連接到輸出節(jié)點 ND22I。阻抗元件R22I在其一端上連接到電源電位VDD，并在其另一端上連接到輸出節(jié)點 ND22I，而輸出節(jié)點ND22I連接到第二模擬信號輸出端子Τ012。
開關SW221連接在輸入節(jié)點ND17I與輸出節(jié)點ND22I之間。開關SW22I在第一相位信號Φ1具有高電平的時段內保持在導通或短路狀態(tài)，而在第一相位信號Φ1具有低電平的時段內保持在非導通或開路狀態(tài)。比較部分221的控制部分CTLllI在第一相位信號Φ 1具有高電平時的第一相位操作中將兩個控制信號SllI與S12I設置為高電平，并且信號產生部分211執(zhí)行采樣操作。結果，在轉接部分251中，所有開關，即第五開關SW15、第八開關SW18、第六開關 SW16和第七開關SW17保持在導通狀態(tài)。此時，第一輸出部分231的開關SW21I和第二輸出部分MI的開關SW22I也保持在導通狀態(tài)。相應地，第一輸出部分231的NMOS晶體管Μ21Ι和第二輸出部分241的NMOS晶體管Μ22Ι以二極管連接方式(在其中其柵極和漏極相互連接)連接。結果，在信號產生部分211的輸入模擬信號的采樣時段內，通過在信號產生部分 211的輸入模擬信號的采樣時段內以二極管連接方式連接的NMOS晶體管Μ21Ι和Μ22Ι產生公共電壓。如果在第二相位信號Φ2具有高電平的第二相位操作中從比較器CMPll接收到第一數字數據0，則比較部分221的控制部分CTLllI像以下那樣執(zhí)行這樣的判決和控制。此時，第一輸出部分2231的開關SW21I和第二輸出部分241的開關SW22I保持在非導通狀態(tài)。相應地，第一輸出部分231的NMOS晶體管Μ21Ι和第二輸出部分241的NMOS晶體管Μ22Ι取消與其柵極和漏極相互斷開的其二極管連接狀態(tài)。如果接收到第一數字數據0，則控制部分CTLllI判決Vin+Vin-Vr < 0的第一比較結果作為比較結果，并且用第一控制信號SllI和第二控制信號S12I按以下方式控制轉接部分251。控制部分CTLllI保持第一控制信號SllI處于有效高電平，并將第二控制信號 S12I設置為無效低電平。結果，在轉接部分251中，第五開關SW15和第八開關SW18保持在導通或ON狀態(tài)， 而第六開關SW16和第七開關SW17保持在非導通或OFF狀態(tài)。與此一起，從信號產生部分211輸出的第一模擬信號Vin被輸入到第一輸出部分 231的第一放大器AMPllI的NMOS晶體管M21I的柵極。此外、從信號產生部分211輸出的第三模擬信號Vin-Vr/2被輸入到第二輸出部分MI的第二放大器AMP12I的NMOS晶體管 M22I的柵極。第一放大器AMPllI 基于 NMOS 晶體管 M21I 的傳導率(transconductance) (gm)以預定放大因子A放大通過轉接部分251供應到其的第一殘差信號Vin，并從第一模擬信號輸出端子TOll輸出產生的信號AXVin。第二放大器AMP12I基于NMOS晶體管M22I的傳導率(gm)以預定放大因子A放大通過轉接部分251供應到其的第二殘差信號Vin-Vr/2，并從第二模擬信號輸出端子T012輸出產生的信號AX (Vin-Vr/2)。如果從比較器CMPl 1接收到第二數字數據1，則控制部分CTLl 11像以下那樣執(zhí)行這樣的后續(xù)判決和控制。
此時，第一輸出部分231的開關SW21I和第二輸出部分MI的開關SW22I保持在非導通狀態(tài)。相應地，第一輸出部分231的NMOS晶體管M21I和第二輸出部分241的NMOS晶體管M22I取消與其柵極和漏極相互斷開的其二極管連接狀態(tài)。控制部分CTLllI判決Vin+Vin-Vr > 0的第二比較結果作為比較結果，并利用第一控制信號SllI和第二控制信號S12I按以下方式控制轉接部分251。控制部分CTLllI保持第二控制信號S12I處于有效高電平狀態(tài)，并將第一控制信號SllI設置為無效低電平。結果，在轉接部分251中，第六開關SW16和第七開關SW17保持在導通或ON狀態(tài)， 而第五開關SW15和第八開關SW18保持在非導通或OFF狀態(tài)。與此一起，從信號產生部分211輸出的第三模擬信號Vin-Vr/2被輸入到第一輸出部分231的第一放大器AMPllI的NMOS晶體管M21I的柵極。此外，從信號產生部分211輸出的第二模擬信號Vin-Vr被輸入到第二輸出部分 241的第二放大器AMP12I的NMOS晶體管M22I的柵極。第一放大器AMPllI按NMOS晶體管M21I的傳導率(gm)以預定放大因子A放大通過轉接部分251供應到其的第一殘差信號Vin-Vr/2，并從第一模擬信號輸出端子TOl 1輸出產生的信號AX (Vin-Vr/2)。第二放大器AMP12I按NMOS晶體管M22I的傳導率(gm)以預定放大因子A放大通過轉接部分251供應到其的第二殘差信號Vin-Vr，并從第二模擬信號輸出端子T0121輸出產生的信號AX (Vin-Vr)。利用該第十實施例，可以實現與此前描述的第一實施例那些活動類似的效果。<11.第i^一實施例〉圖23示出根據本公開的第十一實施例的1. 5-位AD轉換器的配置示例。根據第十一實施例的1. 5-位AD轉換器IOJ類似于根據此前參考圖12所述的第四實施例的1. 5-位AD轉換器1OC，但在以下點上不同。具體地，該1. 5-位AD轉換器IOJ不同于根據如圖12所示的第四實施例1. 5_位 AD轉換器IOC在于信號產生部分21J、第一輸出部分23J和第二輸出部分24J的配置和轉接部分25J通過控制部分CTLllJ的控制方法。在該1.5-位AD轉換器IOJ中，如圖12所示的在第一至第三輸出節(jié)點NDll至ND13 與固定電位VC之間的開關SW未布置在信號產生部分21J中。具體地，第一開關SWll-I和SW11-2，第二開關SW12-1和SW12-2和第三開關 SW13-1和SW13-2未布置在信號產生部分21J中。在第一輸出部分23J中，第一放大器AMPllJ包括NMOS晶體管M21J、阻抗元件 R21J、開關SW21J、輸入節(jié)點ND16J和輸出節(jié)點ND21J。NMOS晶體管M21J在其源極上連接到參考電位VSS，而在其漏極上連接到輸出節(jié)點 ND21J。阻抗元件R21J在其一端上連接到電源電位VDD，并在其另一端上連接到輸出節(jié)點 ND21J，并且輸出節(jié)點ND21J連接到第一模擬信號輸出端子T011。開關SW21J連接在輸入節(jié)點ND16J與輸出節(jié)點ND21J之間。開關SW21J在第一相位信號φ 1展現高電平的時段內保持在導通或短路狀態(tài)，但在第一相位信號Φ1展現低電平的時段內保持在非導通或開路狀態(tài)。在第二輸出部分24J中，第二放大器AMP12J包括NMOS晶體管M22J阻抗元件R22J、 開關SW22J、輸入節(jié)點ND17J和輸出節(jié)點ND22J。NMOS晶體管M22J在其源極上連接到參考電位VSS，而在其漏極上連接到輸出節(jié)點 ND22J。阻抗元件R22J在其一端上連接到電源電位VDD，而其另一端子上連接到輸出節(jié)點 ND22J，并且輸出節(jié)點ND22J連接到第二模擬信號輸出端子T012。開關SW22J連接在輸入節(jié)點ND17J與輸出節(jié)點ND22J之間。開關SW22J在第一相位信號Φ 1展現高電平的時段內保持在導通或短路狀態(tài)，但在第一相位信號Φ1展現低電平的另一時段內保持在非導通或開路狀態(tài)。比較部分22J的控制部分CTLllJ在第一相位信號Φ 1具有高電平的第一相位操作中將第一至第四控制信號S21J至S24J四個設置為高電平，并且信號產生部分21J執(zhí)行采樣操作。結果，轉接部分25J中的所有開關保持在導通狀態(tài)。具體地，在轉接部分25J中，第五開關SW15-1和SW15-2、第八開關SW18-1和 SW18-2、第六開關SW16-1和SW16-2以及第七開關SW17-1和SW17-2保持在導通狀態(tài)。此時，第一輸出部分23J的開關SW21J和第二輸出部分MJ的開關SW22J也保持在導通狀態(tài)。相應地，第一輸出部分23J的NMOS晶體管M21J和第二輸出部分24J的NMOS晶體管M22J以其柵極和漏極相互連接的二極管條件連接。結果，信號產生部分21J的輸入模擬信號的采樣時段內，通過以二極管連接連接的NMOS晶體管M21J和M22J產生公共電壓。如果在第二相位信號Φ2具有高電平的第二相位操作中從比較器CMPll-I和 CMPl 1-2接收到第一數字數據0，則比較部分22J的控制部分CTLllJ像如下所述那樣執(zhí)行這樣的判決和控制。此時，第一輸出部分23J的開關SW21J和第二輸出部分MJ的開關SW22J保持在非導通狀態(tài)。相應地，第一輸出部分23J的NMOS晶體管M21J和第二輸出部分24J的NMOS晶體管M22J取消與其柵極和漏極相互斷開的其二極管連接狀態(tài)。如果從比較器CMPll-I和CMP11-2接收到第一數字數據0，則控制部分CTLllJ判決獲得 5Vin/8+3 (Vin-Vr)/8 ( = Vin_3Vr/8) < 0 的第一比較結果。然后，控制部分CTLllJ用第一至第四控制信號S21J至S24J按以下方式控制轉接部分25J。具體地，控制部分CTLl IJ保持第一控制信號S21J和第二控制信號S22J處于高電平狀態(tài)，并將第三控制信號S23J和第四控制信號SM設置為無效低電平。結果，在轉接部分25J中，第五開關SW15-1和SW15-2以及第八開關SW18-1和 SW18-2保持在導通或ON狀態(tài)。同時，在轉接部分25J中，第六開關SW16-1和SW16-2以及第七開關SW17-1和SW17-2保持在非導通或OFF狀態(tài)。與此一起，從信號產生部分21J輸出的第一模擬信號Vin被輸入到第一輸出部分 23J的第一放大器AMPllJ的NMOS晶體管M21J的柵極。此外，從信號產生部分21J輸出的第三模擬信號Vin-Vr/2被輸入到第二輸出部分MJ的第二放大器AMP12J的NMOS晶體管 M22J的柵極。第一放大器AMPllJ按NMOS晶體管M21J的傳導率(gm)以預定放大因子A放大通過轉接部分25J供應到其的第一殘差信號Vin，并從第一模擬信號輸出端子TOll輸出產生的信號A XVin。第二放大器AMP12J按NMOS晶體管M22J的傳導率(gm)以預定放大因子A放大通過轉接部分25J供應到其的第二殘差信號Vin-Vr/2，并從第二模擬信號輸出端子T012輸出產生的信號AX (Vin-Vr/2)。如果控制部分CTLl IJ從比較器CMPl 1-1接收到第二數字數據并從比較器CMPl 1_2 接收到第一數字數據0，則其執(zhí)行以下判決和控制。此時，第一輸出部分23J的開關SW21J和第二輸出部分MJ的開關SW22J保持在非導通狀態(tài)。相應地，第一輸出部分23J的NMOS晶體管M21J和第二輸出部分24J的NMOS晶體管M22J取消與其柵極和漏極相互斷開的其二極管連接狀態(tài)。控制部分CTLlIJ判決由比較器CMPl 1-1獲得第二比較結果而由比較器CMPl 1-2
獲得第一比較結果。更具體地，控制部分CTLllJ判決比較器CMPll-I獲得5Vin/8+3 (Vin-Vr)/8 (= Vin-3Vr/8) > 0 而比較器 CMPl 1-2 獲得 3Vin/8+5 (Vin-Vr)/8 ( = Vin-5Vr/8) < 0。然后，控制部分CTLllJ利用第一至第四控制信號S21J至S24J按以下方式控制轉接部分WJ。控制部分CTLllJ保持第二控制信號S22J和第三控制信號S23J處于高電平狀態(tài)， 并將第一控制信號S21J和第四控制信號S24J設置為無效低電平。結果，在轉接部分25J中，第五開關SW15-2、第八開關SW18-1和SW18-2、第七開關 SW17-1和SW17-2以及第六開關SW16-2保持在導通或ON狀態(tài)。同時，在轉接部分25J、第五開關SW15-1和第六開關SW16-1保持在非導通或OFF狀態(tài)。 與此一起，從信號產生部分21J輸出的第三模擬信號Vin-Vr/4被輸入到第一輸出部分23J的第一放大器AMPllJ的NMOS晶體管M21J的柵極。此外，從信號產生部分21J輸出的第三模擬信號Vin-3Vr/4被輸入到第二輸出部分24J的第二放大器AMP12J的NMOS晶體管M22J的柵極。第一放大器AMPllJ按NMOS晶體管M21J的傳導率(gm)以預定放大因子A放大通過轉接部分25J供應到其的第一殘差信號Vin-Vr/4。然后，第一放大器AMPllJ從第一模擬信號輸出端子TOll輸出產生的信號(Vin-Vr/4)。第二放大器AMP12J按NMOS晶體管M22J的傳導率(gm)以預定放大因子A放大通過轉接部分25J供應到其的第二殘差信號Vin-3Vr/4。然后，第二放大器AMP12J從第二模擬信號輸出端子T012輸出產生的信號AX (Vin-3Vr/4)。如果控制部分CTLllJ從比較器CMPll-I和CMP11-2接收到第二數字數據1，則其如以下所述那樣執(zhí)行這樣的判決和控制。此時，第一輸出部分23J的開關SW21J和第二輸出部分MJ的開關SW22J保持在非導通狀態(tài)。
相應地，第一輸出部分23J的NMOS晶體管M21J和第二輸出部分24J的NMOS晶體管M22J被置于二極管連接狀態(tài)之外，以便其柵極和漏極相互斷開。控制部分CTLllJ判決由比較器CMP11-2獲得第二比較結果 3Vin/8+5(Vin-Vr)/8( = Vin-5Vr/8) > 0。然后，控制部分CTLllJ利用第一至第四控制信號S21J至S24J按以下方式控制轉接部分WJ。具體地，控制部分CTLl IJ保持第三控制信號S23J和第四控制信號S24J處于高電平狀態(tài)，并將第一控制信號S21J和第二控制信號S22J設置為無效低電平狀態(tài)。結果，在轉接部分25J中，第七開關SW17-1和SW17-2以及第六開關SW16-1和 SW16-2保持在導通或ON狀態(tài)。另一方面，第五開關SW15-1和SW15-2以及第八開關SW18-1 和SW18-2保持在非導通或OFF狀態(tài)。 與此一起，從信號產生部分21J輸出的第三模擬信號Vin-Vr/2被輸入到第一輸出部分23J的第一放大器AMPllJ的NMOS晶體管M21J的柵極。同時，從信號產生部分21J輸出的第二模擬信號Vin-Vr被輸入到第二輸出部分MJ的第二放大器AMP12J的NMOS晶體管M22J的柵極。第一放大器AMPllJ按NMOS晶體管M21J的傳導率(gm)以預定放大因子A放大通過轉接部分25J供應到其的第一殘差信號Vin-Vr/2。然后，第一放大器AMPllJ從第一模擬信號輸出端子TOll輸出產生的信號(Vin-Vr/2)。第二放大器AMP12J按NMOS晶體管M22J的傳導率(gm)以預定放大因子A放大通過轉接部分25J供應到其的第二殘差信號Vin-Vr。然后，第二放大器AMP12J從第二模擬信號輸出端子T012輸出產生的信號AX (Vin-Vr)。利用該第十一實施例，可以實現與此前描述的第四實施例的那些類似的效果。<12.第十二實施例>圖M示出根據本公開的第十二實施例的2-位AD轉換器的配置示例。參考圖M，根據第十二實施例的2-位AD轉換器IOK類似于根據此前參考圖14所述的第五實施例的2-位AD轉換器10D，但在以下點上不同。具體地，該2-位AD轉換器IOK不同于根據如圖14所示的第五實施例2_位AD轉換器IOD在于信號產生部分21K、第一輸出部分21和第二輸出部分MK的配置以及轉接部分2 通過控制部分CTLllK的控制方法。在該2-位AD轉換器IOK中，如圖14所示的在第一至第三輸出節(jié)點NDll至ND13 與固定電位VC之間的開關SW未布置在信號產生部分21K中。具體地，信號產生部分21K不包括在其中布置第一開關SW11、第二開關SW12以及第三開關SW13-1、SW13-2和SW13-3中的任何一個。在第一輸出部分23K中，第一放大器AMPllK包括NMOS晶體管M21K、阻抗元件 R21K、開關SW21K、輸入節(jié)點ND16K和輸出節(jié)點ND21K。NMOS晶體管M21K在其源極上連接到參考電位VSS，而在其漏極上連接到輸出節(jié)點 ND21K。阻抗元件R21K在其一端上連接到電源電位VDD，并在其另一端上連接到輸出節(jié)點 ND21K。輸出節(jié)點ND21K連接到第一模擬信號輸出端子T011。開關SW21K連接在輸入節(jié)點ND16K與輸出節(jié)點ND21K之間。開關SW21K在第一相位信號Φ 1具有高電平的時段內保持在導通或短路狀態(tài)，但在第一相位信號Φ1具有低電平的時段內保持在非導通或開路狀態(tài)。在第二輸出部分MK中，第二放大器AMPlI包括NMOS晶體管Μ22Κ、阻抗元件 R22K、開關SW22K、輸入節(jié)點ND17K和輸出節(jié)點ND22K。NMOS晶體管Μ2Ι在其源極上連接到參考電位VSS，而在其漏極上連接到輸出節(jié)點 ND22K。阻抗元件R2I在其一端上連接到電源電位VDD，并在其另一端上連接到輸出節(jié)點 ND22K。輸出節(jié)點ND2I連接到第二模擬信號輸出端子Τ012。開關SW2I連接在輸入節(jié)點ND17K與輸出節(jié)點ND2I之間。開關SW2I在第一相位信號Φ1具有高電平的時段內保持在導通或短路狀態(tài)，但在第一相位信號Φ1具有低電平的時段內保持在非導通或開路狀態(tài)。比較部分22Κ的控制部分CTLllK在第一相位信號Φ 1具有高電平的第一相位操作中將第一至第四控制信號S31K至S34K四個設置為高電平，并且信號產生部分21Κ執(zhí)行采樣操作。結果，轉接部分25Κ中的所有開關保持在導通狀態(tài)。具體地，在轉接部分25Κ中，第五開關SW15、第六開關SW16、第七開關SW17-1、 SW17-2和SW17-3以及第八開關SW18-1、SW18-2和SW18-3保持在導通狀態(tài)。此時，第一輸出部分23Κ的開關SW21K和第二輸出部分MK的開關SW22K也保持在導通狀態(tài)。相應地，第一輸出部分23Κ的NMOS晶體管Μ21Κ和第二輸出部分24Κ的NMOS晶體管Μ2Ι以其柵極和漏極相互連接的二極管連接方式來連接。結果，在信號產生部分21Κ的輸入模擬信號的采樣時段內，通過以二極管連接連接的NMOS晶體管Μ21Κ和Μ2Ι產生公共電壓。如果比較部分22Κ的控制部分CTLllK在第二相位信號Φ 2具有高電平的第二相位操作中，從比較器CMP11-1、CMP11_2和CMP11-3接收到第一數字數據0，則其執(zhí)行以下判決和控制。此時，第一輸出部分23K的開關SW21K和第二輸出部分MK的開關SW2I保持在非導通狀態(tài)。相應地，第一輸出部分23K的NMOS晶體管M21K和第二輸出部分24K的NMOS晶體管M2I取消與其柵極和漏極相互斷開的其二極管連接狀態(tài)。如果控制部分CTLll從比較器CMPl 1-1、CMPl 1_2和CMPll-I接收到第一數字數據0，則其判決獲得3Vin/4+ (Vin-Vr) /4 ( = Vin-Vr/4) < 0的第一比較結果作為比較結果。然后，控制部分CTLllK利用第一至第四控制信號S31K至S34K按以下方式控制轉接部分WK。控制部分CTLllK保持第一控制信號S31K處于高電平狀態(tài)，并將第二控制信號 S32K、第三控制信號S3I和第四控制信號S34K設置為無效低電平。結果，在轉接部分25K中，第五開關SW15和第八開關SW18-1保持在導通或ON狀態(tài)。同時，在轉接部分25K中，第六開關SW16、第七開關SW17-1、SW17-2和SW17-3以及第八開關SW18-2和SW18-3保持在非導通或OFF狀態(tài)。與此一起，從信號產生部分21K輸出的第一模擬信號Vin被輸入到第一輸出部分23K的第一放大器AMPllK的NMOS晶體管M21K的柵極。同時，從信號產生部分21K輸出的第三模擬信號Vin-Vr/4被輸入到第二輸出部分MK的第二放大器AMP12K的NMOS晶體管 M22K的柵極。第一放大器AMPlIK按NMOS晶體管M21K的傳導率(gm)以預定放大因子A放大通過轉接部分2 供應到其的第一殘差信號Vin，并從第一模擬信號輸出端子TOll輸出產生的信號A XVin。第二放大器AMPlI按NMOS晶體管M2I的傳導率(gm)以預定放大因子A放大通過轉接部分2 供應到其的第二殘差信號Vin-Vr/4，并從第二模擬信號輸出端子T012輸出產生的信號AX (Vin-Vr/4)。如果控制部分CTLllK從比較器CMPll-I接收到第二數字數據1并從比較器 CMPl 1-2和CMP11-3接收到第一數字數據0，則其像如下所述那樣執(zhí)行這樣的判決和控制。此時，第一輸出部分23K的開關SW21K和第二輸出部分MK的開關SW2I保持在非導通狀態(tài)。相應地，第一輸出部分23K的NMOS晶體管M21K和第二輸出部分24K的NMOS晶體管M2I取消與其柵極和漏極相互斷開的其二極管連接狀態(tài)。控制部分CTLllK判決由比較器CMPl 1_1獲得第二比較結果而比較器CMPl 1_2獲
得第一比較結果。控制部分CTLllK 判決由比較器 CMPl 1-1 獲得 3Vin/4+(Vin-Vr)/4 ( = Vin-Vr/4) > 0 而由比較器 CMPl 1-2 獲得 Vin/^+^in-Vr/〗)(=Vin-Vr/2) < 0。然后，控制部分CTLl IK利用第一至第四控制信號S31K至S34K控制轉接部分25K。控制部分CTLllK保持第二控制信號S3I處于高電平狀態(tài)，并將第一控制信號 S31K、第三控制信號S3I和第四控制信號S34K設置為無效低電平。結果，在轉接部分25K中，第七開關SW17-1和第八開關SW18-2保持在導通或ON 狀態(tài)。同時，在轉接部分2 中，第五開關SW15、第六開關SW16、第七開關SW17-2和SW17-3 以及第八開關SW18-1和SW18-3保持在非導通或OFF狀態(tài)。 與此一起，從信號產生部分21K輸出的第三模擬信號Vin-Vr/4被輸入到第一輸出部分23K的第一放大器AMPllK的NMOS晶體管M21K的柵極。同時，從信號產生部分21K輸出的第三模擬信號Vin-Vr/2被輸入到第二輸出部分MK的第二放大器AMP12K的NMOS晶體管(的柵極。第一放大器AMPllK按NMOS晶體管M21K的傳導率(gm)以預定放大因子A放大通過轉接部分2 供應到其的第一殘差信號Vin-Vr/4。然后，第一放大器AMPl IK從第一模擬信號輸出端子TOll輸出產生的信號(Vin-Vr/4)。第二放大器AMPlI按NMOS晶體管M2I的傳導率(gm)以預定放大因子A放大通過轉接部分2 供應到其的第二殘差信號Vin-Vr/2。然后，第二放大器AMPlI從第二模擬信號輸出端子T012輸出產生的信號AX (Vin-Vr/2)。如果控制部分CTLllK從比較器CMPll-I和CMPl 1_2接收到第二數字數據1并從比較器CMP11-3接收到第一數字數據0，則其如以下所述那樣執(zhí)行這樣的判決和控制。此時，第一輸出部分23K的開關SW21K和第二輸出部分MK的開關SW2I保持在非導通狀態(tài)。
相應地，第一輸出部分23K的NMOS晶體管M21K和第二輸出部分24K的NMOS晶體管M2I取消與其柵極和漏極相互斷開的其二極管連接狀態(tài)。控制部分CTLllK判決由比較器CMPl 1_2獲得第二比較對象而由比較器CMPl 1_3
獲得第一比較結果。控制部分CTLllK 判決由比較器 CMP11-2 獲得 Vin/2+(Vin-Vr)/2 ( = Vin-Vr/2) > 0 而由比較器 CMPl 1-3 獲得 Vin/4+3 (Vin-Vr)/4 ( = Vin-3Vr/4) < 0。然后，控制部分CTLllK利用第一至第四控制信號S31K至S34K按以下方式控制轉接部分WK。控制部分CTLllK保持第三控制信號S3I處于高電平，并將第一控制信號S31K、第二控制信號S3I和第四控制信號S34K設置為無效低電平。結果，在轉接部分25K中，第七開關SW17-2和第八開關SW18-3保持在導通或ON 狀態(tài)。同時，在轉接部分2 中，第五開關SW15、第六開關SW16、第七開關SW17-1和SW17-3 以及第八開關SW18-1和SW18-2保持在非導通或OFF狀態(tài)。與此一起，從信號產生部分21K輸出的第三模擬信號Vin-Vr/2被輸入到第一輸出部分23K的第一放大器AMPllK的NMOS晶體管M21K的柵極。同時，從信號產生部分21K輸出的第三模擬信號Vin-3Vr/4被輸入到第二輸出部分24K的第二放大器AMP12K的NMOS晶體管(的柵極。第一放大器AMPllK按NMOS晶體管M21K的傳導率(gm)以預定放大因子A放大通過轉接部分2 供應到其的第一殘差信號Vin-Vr/2。然后，第一放大器AMPllK從第一模擬信號輸出端子TOll輸出產生的信號(Vin-Vr/2)。第二放大器AMPlI按NMOS晶體管M2I的傳導率(gm)以預定放大因子A放大通過轉接部分2 供應到其的第二殘差信號Vin-3Vr/4。然后，第二放大器AMPlI從第二模擬信號輸出端子T012輸出產生的信號AX (Vin-3Vr/4)。如果控制部分CTLllK從比較器CMPl 1_1、CMPl 1-2和CMPl 1_3接收到第二數字數據1，則其如以下所述那樣執(zhí)行這樣的判決和控制。此時，第一輸出部分23K的開關SW21K和第二輸出部分MK的開關SW2I保持在非導通狀態(tài)。相應地，第一輸出部分23K的NMOS晶體管M21K和第二輸出部分24K的NMOS晶體管M2I取消與其柵極和漏極相互斷開的其二極管連接狀態(tài)。控制部分CTLllK 判決獲得第二比較結果 Vin/4+3 (Vin-Vr)/4 ( = Vin_3Vr/4) > 0作為比較結果。然后，控制部分CTLllK利用第-至第四控制信號S31K至S34K按以下方式控制轉接部分WK。控制部分CTLllK保持第四控制信號S34K處于高電平狀態(tài)，并將第一控制信號 S31K、第二控制信號S3I和第三控制信號S3I設置為無效低電平。結果，在轉接部分25K中，第七開關SW17-3和第六開關SW16保持在導通或ON狀態(tài)。同時，在轉接部分25K中，第五開關SW15、第七開關SW17-1和SW17-2以及第八開關 Sff 18-1, Sff 18-2和SW18-3保持在非導通或OFF狀態(tài)。與此一起，從信號產生部分21K輸出的第三模擬信號Vin-3Vr/4被輸入到第一輸出部分23K的第一放大器AMPllK的NMOS晶體管M21K的柵極。同時，從信號產生部分21K 輸出的第二模擬信號Vin-Vr被輸入到第二輸出部分MK的第二放大器AMP12K的NMOS晶體管(的柵極。第一放大器AMPllK按NMOS晶體管M21K的傳導率(gm)以預定放大因子A放大通過轉接部分2 供應到其的第一殘差信號Vin-3Vr/4。然后，第一放大器AMPllK從第一模擬信號輸出端子TOll輸出產生的信號(Vin-3Vr/4)。第二放大器AMPlI按NMOS晶體管M2I的傳導率(gm)以預定放大因子A放大通過轉接部分2 供應到其的第二殘差信號Vin-Vr。然后，第二放大器AMPlI從第二模擬信號輸出端子T012輸出產生的信號AX (Vin-Vr)。利用該第十二實施例，可以實現與此前描述的第五實施例的那些類似的效果。<13.第十三實施例>圖25示出根據本公開的第十三實施例的2-位AD轉換器的配置示例。參考圖25，根據第十三實施例的2-位AD轉換器IOL類似于根據此前參考圖16所述的第六實施例的2-位AD轉換器10E，但在以下幾點上不同。在該2-位AD轉換器IOL中，圖16的2_位AD轉換器IOE的AD轉換級20-1和 20-2由此前參考圖22所述的第十實施例中的AD轉換級201構成。雖然所述AD轉換級20-1和20_2在配置和功能上有點不同，但整個2_位AD轉換器IOL的一般操作類似于此前所述的第六和第十實施例中的操作。 因此，這里省略所述操作的重復描述以避免冗余。<14.第十四實施例>圖沈示出根據本公開的第十四實施例的3-位AD轉換器的配置示例。參考圖沈，根據第十四實施例的3-位AD轉換器IOM類似于根據此前參考圖18所述的第七實施例的3-位AD轉換器10F，但在以下幾點上不同。在該3-位AD轉換器IOM中，圖18的3_位AD轉換器IOF的AD轉換級20_1和 20-2由此前參考圖22所述的第十實施例的AD轉換級201構成。雖然所述AD轉換級20-1和20_2在配置和功能上有點不同，但整個3_位AD轉換器IOM的一般操作類似于此前所述的第七和第十實施例中的操作。因此，這里省略所述操作的重復描述以避免冗余。<15.第十五實施例>圖27示出根據本公開的第十五實施例的3-位AD轉換器的配置示例。參考圖27，根據第十五實施例的3-位AD轉換器ION類似于根據此前參考圖19所述的第八實施例的3-位AD轉換器10G，但在以下幾點上不同。在該3-位AD轉換器ION中，圖19的3_位AD轉換器IOG的AD轉換級20_1和 20-2由此前參考圖22所述的第十實施例的AD轉換級20-1構成。雖然所述AD轉換級20-1和20_2在配置和功能上有點不同，但整個3_位AD轉換器ION的一般操作類似于此前所述的第八和第十實施例中的操作。因此，這里省略所述操作的重復描述以避免冗余。<16.第十六實施例>圖觀示出根據本公開的第十六實施例的3-位AD轉換器的配置示例。
參考圖觀，通過級聯(lián)地連接根據第一實施例的N個1-位AD轉換器而將根據該第十六實施例的2-位AD轉換器100形成為N-位AD轉換器。而且在該第十六實施例中，形成使用開環(huán)放大和開環(huán)電容器算術運算的開環(huán)流水線型AD轉換器100。通過以N個級串聯(lián)連接AD轉換級以使得在不同的級中重復類似處理，響應模擬輸入信號的比較結果而從每一級的AD轉換級中輸出數字數據和模擬信號，即殘差信號。注意，也可以在此前所述的每一個實施例中采用AD轉換級，例如，采用冗余的級。利用該第十六實施例，可以實現與上述各實施例實現的效果類似的效果。<17.第十七實施例〉圖四示出根據本公開的第十七實施例的N-位AD轉換器的配置示例。參考圖四，根據第十七實施例的2-位AD轉換器IOP基本上被構成為使得應用一個1-位AD轉換器(例如，根據第一實施例)來形成N-位AD轉換器。而且在該第十七實施例中，形成使用開環(huán)放大和開環(huán)電容器算術運算的開環(huán)流水線型AD轉換器10P。在該AD轉換器IOP中，一個AD轉換級20P將兩個第一和第二模擬輸入信號Vin 和Vin-Vr乘以1/N、2/N........Ν/Ν = 1，然后將乘積加權到兩個或多個模擬信號。然后，執(zhí)行與在第一實施例中執(zhí)行的處理類似的處理，比較部分將I Ι/NXVinl與
(N-I)/NX (Vin-Vr) |、2/NXVin 與 | (N_2)/NX (Vin-Vr) |、.......| (N-I)/NXVin 與
(N-(N-I))/NX (Vin-Vr) | 相互比較。然后，檢測Vin滿足nVr/N<Vin< (n+1) Vr/N的點，并從N個數字數據輸出端子 TDll-I至TDll-N輸出與該點對應的N位數字數據。同時，分別從第一和第二模擬信號輸出端子TOll和T012輸出模擬殘差信號n/ NXVin+ (N-n) /NX (Vin-Vr)和(n+1)/NX Vin+ (N-n) /NX (Vin-Vr) 例如，2-位AD轉換器包括兩個模擬輸入信號端子、兩個數字數據輸出端子和兩個模擬輸出端子，并且被構成為類似于根據此前參考圖14所述的第五實施例的2-位AD轉換器 IOD0根據第一和第二模擬信號Vin和Vin-Vr，產生經加權的信號1/4 X Vin、2/4 X Vin、 3/4X Vin 和 Vin,以及 Vin+Vr、3/4X (Vin-Vr) ,2/4X (Vin-Vr)禾Π 1/4X (Vin-Vr)。然后，比較部分將|l/4XVin| 與 13/4X (Vin-Vr) |、12/4X Vin | 與 2/4 X (Vin-Vr) | 禾Π 3/4 X Vin 與 |l/4X (Vin-Vr) | 相互比較。這里，如果3/4 X Vin > 1/4 X (Vin-Vr)以及 2/4 X Vin < 2/4 X (Vin-Vr)，即如果 Vr/4 < Vin < Vr/2，則從兩個數字數據輸出端子TDll-I和TDl 1_2輸出數字數據01。然后，將3/4XVin+l/4X (Vin-Vr) = Vin-Vr/4 和 2/4X (Vin-Vr) +2/4X Vin = Vin-Vr/2放大至Al倍，然后從兩個模擬信號輸出端子TOll和T012輸出。利用該第十七實施例，可以實現與此前所述的實施例的效果類似的效果。<18.第十八實施例>圖30示出根據本公開的第十八實施例的m XN2-位AD轉換器的配置示例。參考圖30，通過像在根據第十六實施例的AD轉換器的情況下那樣串聯(lián)連接根據第十七實施例的N2個m位的AD轉換器，來將根據第十八實施例的AD轉換器IOQ構成為m X N2位的AD轉換器。利用該第十八實施例，可以實現與此前所述的實施例的效果類似的效果。<19.第十九實施例>圖31示出根據本公開的第十九實施例的Nl-位AD轉換器的配置示例。參考圖31，根據第十九實施例的m-位AD轉換器IOR基本上被構成為使得用于作為到其的輸入接收時鐘信號CLK的時鐘輸入端子TCLK被提供在根據此前所述的第十七實施例的AD轉換器IOP中。利用該第十九實施例，可以用該時鐘信號CLK控制用于兩個模擬輸入信號的采樣、比較以及模擬信號輸出和數字數據輸出的定時。例如，如果從時鐘輸入端子TCLK提供第一相位信號Φ和第二相位信號Φ2作為時鐘信號，則可以控制用于采樣、比較以及模擬信號輸出和數字數據輸出的定時。<20.第二十實施例>圖32示出根據本公開的第二十實施例的附ΧΝ2-位AD轉換器的配置示例。參考圖32，提供以像在根據第十八實施例的AD轉換器中那樣串聯(lián)連接根據第十九實施例的N2個m位的AD轉換器，來將根據第二十實施例的AD轉換器IOS形成為 m X N2位的AD轉換器。利用該第二十實施例，可以實現與此前所述的實施例的效果類似的效果。如上所述，此前所述的實施例的AD轉換器10基于根據兩個模擬輸入電壓Vin和 Vin-Vr自身產生的比較目標值或閾值執(zhí)行比較。也類似地根據兩個模擬輸入電壓產生模擬
殘差信號。結果，如從圖33A中所看到的那樣，與使用閉環(huán)運算放大器的舊替代AD轉換器相比，如從圖33B中所看到的那樣，AD轉換器10不包括需要精確絕對值的元件。由于剛才描述的配置的緣故，沒有必要嚴格控制放大器AMPll和AMP12的放大因子或增益。此外，還以開環(huán)而不使用閉環(huán)執(zhí)行電容器算術運算，所以可以由簡單差分放大器構成該放大器。如上所述，可以不用高精度(高增益)閉環(huán)運算放大器實現該AD轉換器換句話說，可以以低增益開環(huán)放大和通過開環(huán)的電容器算術運算為基礎來實現流水線型AD轉換器，即開環(huán)流水線型AD轉換器。相應地，AD轉換器可以用很小的面積實現低電壓操作、低功率操作和高速操作。<21.第二—^一實施例 >圖34示出了根據第二十一實施例的信號處理系統(tǒng)的配置示例。參考圖34，信號處理系統(tǒng)100被形成為根據此前所述的第一至第二十實施例的AD 轉換器10至IOS可以應用到的系統(tǒng)。該信號處理系統(tǒng)100例如可以是相機信號處理系統(tǒng)。信號處理系統(tǒng)100包括模擬信號處理電路110、AD轉換器120和數字信號處理電路 130。在信號處理系統(tǒng)100中，可以將根據第一至第二十實施例的AD轉換器10至IOS 中的任何一個作為數字信號處理電路130應用。在圖34的信號處理系統(tǒng)100中，如果盡可能通過數字信號處理電路130執(zhí)行信號處理來降低模擬信號處理電路110的規(guī)模，則可以期待尺寸減少和效率增加。
這里，為了實現如上所述這樣的系統(tǒng)，即為了允許數字信號處理電路130執(zhí)行模擬信號處理電路110所執(zhí)行的信號處理，執(zhí)行AD轉換而盡可能不損壞原始信號的信息是可取的。為此，使用具有高SN比的AD轉換器。為了實現更高的SN比，滿足兩個條件<1>增加分解率，即位數；以及<2>盡可能降低電路的噪聲。而且對于AD轉換器期望高轉換速度。這是因為隨著系統(tǒng)的發(fā)展而要處理的總量信息增加。作為滿足如上所述這樣的條件的數字信號處理電路130的例子，可以應用也起流水線型AD轉換器作用的根據第一至第二十實施例的AD轉換器10至10S。注意，雖然此前所述的實施例使用單一操作，但本公開可以被應用到單一操作型和差分操作型兩種AD轉換器。本公開包含涉及2010年10月15日向日本專利局提交的日本優(yōu)先權專利申請JP 2010-23^77中公開的主題的主題，將其全部內容通過引用的方式合并在此。雖然已經使用特殊術語描述了本公開的優(yōu)選實施例，但這樣的描述僅僅是用于說明目的的，本領域的技術人員應該理解，在不脫離本公開的權利要求的精神和范圍的情況下可以作出改變和變更。
權利要求
1.一種模數轉換器，包括至少一級的模數轉換級，被適配來產生與針對輸入到其的兩個模擬信號的關系對應的值的數字數據并輸出兩個模擬殘差信號， 所述模數轉換級包括信號產生部分，被適配來作為到其的輸入信號接收與在第一參考電壓與第二參考電壓之間的電壓值與該第二參考電壓之間的差對應的電壓值的第一模擬信號以及與在第一模擬信號的電壓值與在第一參考電壓與第二參考電壓之間的差電壓之間的差對應的電壓值的第二模擬信號，產生從第一模擬信號的電壓值和第二模擬信號的電壓值產生的中間電壓值的至少一個第三模擬信號，并且輸出第一模擬信號、第二模擬信號和第三模擬信號，比較部分，被適配來作為到其的輸入信號接收第一模擬信號和第二模擬信號，相互比較第一模擬信號的電壓值和第二模擬信號的電壓值，并且輸出與比較結果對應的值的數字數據，第一輸出部分，被適配來以預定放大因子放大第一殘差信號并輸出放大了的第一殘差信號，第二輸出部分，被適配來以該預定放大因子放大第二殘差信號并輸出放大了的第二殘差信號，以及轉接部分，被適配來響應所述比較部分的比較結果將從所述信號產生部分輸出的第一模擬信號、第二模擬信號和第三模擬信號的輸入轉接到所述第一輸出部分和所述第二輸出部分；所述比較部分在獲得第一模擬信號的電壓值低于第二模擬信號的電壓值的第一比較結果時輸出第一數字數據，而所述比較部分在獲得第一模擬信號的電壓值高于第二模擬信號的電壓值的第二比較結果時輸出第二數字數據； 所述轉接部分執(zhí)行該轉接以使得，當所述比較部分獲得第一比較結果時，將從所述信號產生部分輸出的第一模擬信號作為第一殘差信號輸入到所述第一輸出部分，將從所述信號產生部分輸出的第三模擬信號作為第二殘差信號輸入到所述第二輸出部分，但當所述比較部分獲得第二比較結果時，將從所述信號產生部分輸出的第三模擬信號作為第一殘差信號輸入到所述第一輸出部分，將從所述信號產生部分輸出的第二模擬信號作為第二殘差信號輸入到所述第二輸出部分。
2.根據權利要求1的模數轉換器，其中多個這樣的模數轉換級被級聯(lián)連接，并且每一個包括第一模擬信號輸入端子，用于作為到其的輸入接收第一模擬信號； 第二模擬信號輸入端子，用于作為到其的輸入接收第二模擬信號； 第一模擬信號輸出端子； 第二模擬信號輸出端子；以及數字數據輸出端子；用作后級側的一個所述模數轉換級的第一模擬信號輸入端子被連接到用作前級側的那一個所述模數轉換級的第一模擬信號輸出端子，以使得從前級輸出的第一殘差信號作為第一模擬信號被輸入到后級側的模數轉換級的第一模擬信號輸入端子；用作后級側的一個所述模數轉換級的第二模擬信號輸入端子被連接到用作前級側的那一個所述模數轉換級的第二模擬信號輸出端子，以使得從前級輸出的第二殘差信號作為第二模擬信號被輸入到后級側的模數轉換級的第二模擬信號輸入端子；用作第一級的那一個所述模數轉換級的第一模擬信號輸入端子作為到其的輸入接收具有在參考電壓與滿量程電壓之間的電壓值的第一模擬信號，而第一級的該模數轉換級的第二模擬信號輸入端子作為到其的輸入接收與輸入所述第一模擬信號輸入端子的第一模擬信號的電壓值與滿量程電壓之間的差對應的電壓值的第二模擬信號。
3.根據權利要求2的模數轉換器，其中第一級的至少所述模數轉換級作為到其的輸入接收具有電壓Vin的第一模擬信號和具有作為滿量程電壓Vr與第一模擬信號的電壓Vin 的差的電壓Vin-Vr的第二模擬信號，這里0 < Vin < Vr，然后，當所述比較部分將兩個模擬輸入電壓IVinI與|Vin-Vr|相互比較并且第一模擬信號電壓I Vin I和第二模擬信號電壓I Vin-Vr I滿足|Vin| < Vin-Vr和Vin < Vr/2時，從所述數字數據輸出端子輸出數字數據0，并分別從所述第一和第二模擬信號輸出端子輸出以放大因子A放大了的電壓A X Vin和A X (Vin-Vr/2)，但當所述比較部分將兩個模擬輸入電壓IVinI與|Vin-Vr|相互比較并且第一模擬信號電壓I Vin I和第二模擬信號電壓I Vin-Vr I滿足|Vin| > Vin-Vr和Vin > Vr/2時，從所述數字數據輸出端子輸出數字數據1，并分別從所述第一和第二模擬信號輸出端子輸出以放大因子A放大了的電壓AX (Vin-Vr/2)和AX (Vin-Vr)。
4.根據權利要求2的模數轉換器，其中這樣的兩個模數轉換級以級聯(lián)連接方式連接，并且第一級的該模數轉換級作為到其的輸入接收具有電壓Vin的第一模擬信號和具有作為滿量程電壓Vr與第一模擬信號電壓Vin的差的電壓Vin-Vr的第二模擬信號，這里0 < Vin < Vr,每一個所述模數轉換級被適配來在Vin < Vr/4的情況下，從兩個所述數字數據輸出端子輸出數字數據00， 在Vr/4 < Vin < Vr/2的情況下，從所述兩個數字數據輸出端子輸出數字數據01， 在Vr/2 < Vin < 3Vr/4的情況下，從所述兩個數字數據輸出端子輸出數字數據10，并且在3Vr/4 < Vin < Vr的情況下，從所述兩個數字數據輸出端子輸出數字數據11， 第二級的該模數轉換級響應所述比較部分的比較結果運行來將殘差信號AX Vin和AX (Vin-Vr/4)放大到A倍并分別從所述第一和第二模擬信號輸出端子輸出放大了的殘差信號，將殘差信號AXVin-Vr/4)和AX (Vin-Vr/2)放大到A倍并分別從所述第一和第二模擬信號輸出端子輸出放大了的殘差信號，將殘差信號AX (Vin-Vr/2)和AX (Vin-3Vr/4)放大到A倍并分別從所述第一和第二模擬信號輸出端子輸出放大了的殘差信號，或者將殘差信號AX (Vin-3Vr/4)和AX (Vin-Vr)放大到A倍并分別從所述第一和第二模擬信號輸出端子輸出放大了的殘差信號。
5.根據權利要求2的模數轉換器，其中所述模數轉換級包括N個數字數據輸出端子，并且將輸入到其的第一模擬信號和第二模擬信號乘以不同的加權系數來產生多于兩個的模擬信號，借助所述比較部分對所產生的模擬信號執(zhí)行比較處理，從所述N個數字數據輸出端子輸出與比較結果對應的N位的數字數據，并且從所述第一模擬信號輸出端子和所述第二模擬信號輸出端子輸出與比較結果對應的兩個模擬殘差信號。
6.根據權利要求5的模數轉換器，其中所述模數轉換級將輸入到其的第一模擬信號Vin和第二模擬信號Vin-Vr乘以加權系數1/N、2/N........Ν/Ν = 1來產生多于兩個的模擬信號，借助所述比較部分將所產生的模擬信號電壓Ι/NXVin與I (N-I)/NX (Vin-Vr) |、2/NXVin 與 I (N-2)/NX (Vin-Vr) I，......，| (N-1)/N X Vin | 與(N-(N-I))/NX (Vin-Vr) |相互比較來檢測在其上第一模擬信號Vin滿足nVr/N < Vin < (n+l)Vr/N的點，并從N個數字數據輸出端子輸出與該點對應的N位的數字數據，并且同時分別從所述第一模擬信號輸出端子和所述第二模擬信號輸出端子輸出兩個模擬殘差信號 n/NXVin+(N-n)/NX (Vin-Vr)和(n+l)/NXVin+(N_n)/NX (Vin-Vr)。
7.根據權利要求2的模數轉換器，還包括比較部分，被適配來作為到其的輸入分別作為第一模擬信號和第二模擬信號接收從最后級的模數轉換器的所述第一模擬信號輸出端子和所述第二模擬信號輸出端子輸出的殘差信號，所述比較部分當第一模擬信號和第二模擬信號被輸入到其時，將第一模擬信號的電壓值和第二模擬信號的電壓值相互比較，并輸出與比較結果對應的值的數字數據。
8.根據權利要求1的數模轉換器，其中所述模數轉換級與時鐘信號同步地控制兩個模擬輸入信號的采樣和比較、模擬信號輸出以及數字數據輸出的定時。
9.根據權利要求8的數模轉換器，其中多個這樣的模數轉換級以級聯(lián)連接方式連接，并且該時鐘信號以相反相位供應到所述模數轉換級的每一個相鄰的模數轉換級，以使得由流水線系統(tǒng)與時鐘信號同步地處理兩個模擬輸入信號的采樣和比較、模擬信號輸出以及數字數據輸出。
10.根據權利要求1的數模轉換器，其中所述模數轉換級具有對要輸出的兩個模擬輸出信號提供冗余的功能。
11.根據權利要求1的數模轉換器，其中所述信號產生部分包括第一電容器，在其一端上連接到第一模擬信號的輸入線，而在其另一端上連接到用于輸出第一模擬信號的第一輸出節(jié)點；第二電容器，在其一端上連接到第二模擬信號的輸入線，而在其另一端上連接到用于輸出第二模擬信號的第二輸出節(jié)點；第三電容器，在其一端上連接到第一模擬信號的輸入線，而在其另一端上連接到用于輸出第三模擬信號的第三輸出節(jié)點；第四電容器，在其一端上連接到第二模擬信號的輸入線，而在其另一端上連接到用于輸出第三模擬信號的第三輸出節(jié)點；第一開關，連接在所述第一輸出節(jié)點與固定電位之間；第二開關，連接在所述第二輸出節(jié)點與該固定電位之間；以及第三開關，連接在所述第三輸出節(jié)點與該固定電位之間；所述第一電容器當所述第一開關處于導通狀態(tài)時采樣到其的輸入信號，而當所述第一開關處于非導通狀態(tài)時從所述第一輸出節(jié)點輸出采樣電壓；所述第二電容器當所述第二開關處于導通狀態(tài)時采樣到其的輸入信號，而當所述第二開關處于非導通狀態(tài)時從所述第二輸出節(jié)點輸出采樣電壓；所述第三和第四電容器每一個當所述第三開關處于導通狀態(tài)時采樣到其的輸入信號， 而當所述第三開關處于非導通狀態(tài)時從所述第三輸出節(jié)點輸出采樣電壓，由此合成來自所述第三和第四電容器的電壓然后輸出。
12.根據權利要求1的數模轉換器，其中所述比較部分包括 比較器，被適配來將到其的輸入電壓與該參考電壓相互比較；第五電容器，在其一端上連接到第一模擬信號的輸入線，并在另一端上連接到所述比較器的輸入節(jié)點；第六電容器，在其一端上連接到第二模擬信號的輸入線，并在其另一端上連接到所述比較器的輸入節(jié)點；以及第四開關，連接在所述比較器的輸入節(jié)點與固定電壓之間；所述第五電容器和所述第六電容器每一個當所述第四開關處于導通狀態(tài)時采樣到其的輸入信號，而當所述第四開關處于非導通狀態(tài)時輸出采樣電壓，以使得合成所述電壓并輸入到所述比較器。
13.根據權利要求1的數模轉換器，其中所述轉接部分包括第五開關，連接在所述信號處理部分的第一輸出節(jié)點與用于將第一殘差信號輸入到所述第一輸出部分的第一輸入節(jié)點之間；第六開關，連接在所述信號處理部分的第二輸出節(jié)點與用于將第二殘差信號輸入到所述第二輸出部分的第二輸入節(jié)點之間；第七開關，連接在所述信號處理部分的第三輸出節(jié)點與用于將第一殘差信號輸入到所述第一輸出部分的第一輸入節(jié)點之間；以及第八開關，連接在所述信號處理部分的第三輸出節(jié)點與用于將第二殘差信號輸出到所述第二輸出部分的第二輸入節(jié)點之間，如果通過所述比較結果獲得第一比較結果，則所述第五開關和所述第八開關保持在導通狀態(tài)，而所述第六開關和所述第七開關保持在非導通狀態(tài)，但如果通過所述比較結果獲得第二比較結果，則所述第八開關保持在非導通狀態(tài)，而所述第六開關和所述第七開關保持在導通狀態(tài)。
14.根據權利要求13的數模轉換器，其中所述第一輸出部分包括 第九開關，連接在第一輸入節(jié)點與固定電位之間；以及第一放大器，用于以預定放大因子放大要被輸入到第一輸入節(jié)點的第一殘差信號；以及所述第二輸出部分包括第十開關，連接在第二輸入節(jié)點與該固定電位之間；以及第二放大器，用于以預定放大因子放大要被輸入到第二輸入節(jié)點的第二殘差信號。
15. 一種信號處理系統(tǒng)，包括模數轉換器，被適配來轉換來自模擬信號處理系統(tǒng)的模擬信號， 所述模數轉換器包括至少一級的模數轉換級，被適配來產生與針對輸入到其的兩個模擬信號的關系對應的值的數字數據并輸出兩個模擬殘差信號， 所述模數轉換級包括信號產生部分，被適配來作為到其的輸入信號接收與在第一參考電壓與第二參考電壓之間的電壓值與該第二參考電壓之間的差對應的電壓值的第一模擬信號以及與在第一模擬信號的電壓值與在第一參考電壓與第二參考電壓之間的差電壓之間的差對應的電壓值的第二模擬信號，產生從第一模擬信號的電壓值和第二模擬信號的電壓值產生的中間電壓值的至少一個第三模擬信號，并且輸出第一模擬信號、第二模擬信號和第三模擬信號，比較部分，被適配來作為到其的輸入信號接收第一模擬信號和第二模擬信號，相互比較第一模擬信號的電壓值和第二模擬信號的電壓值，并且輸出與比較結果對應的值的數字數據，第一輸出部分，被適配來以預定放大因子放大第一殘差信號并輸出放大了的第一殘差信號，第二輸出部分，被適配來以預定放大因子放大第二殘差信號并輸出放大了的第二殘差信號，以及轉接部分，被適配來響應比較部分的比較結果將從信號產生部分輸出的第一模擬信號、第二模擬信號和第三模擬信號的輸入轉接到所述第一輸出部分和所述第二輸出部分，所述比較部分在獲得第一模擬信號的電壓值低于第二模擬信號的電壓值的第一比較結果時輸出第一數字數據，而所述比較部分在獲得第一模擬信號的電壓值高于第二模擬信號的電壓值的第二比較結果時輸出第二數字數據， 所述轉接部分執(zhí)行該轉接以使得當所述比較部分獲得第一比較結果時，將從所述信號產生部分輸出的第一模擬信號作為第一殘差信號輸入到所述第一輸出部分，將從所述信號產生部分輸出的第三模擬信號作為第二殘差信號輸入到所述第二輸出部分，但當所述比較部分獲得第二比較結果時，將從所述信號產生部分輸出的第三模擬信號作為第一殘差信號輸入到所述第一輸出部分，將從所述信號產生部分輸出的第二模擬信號作為第二殘差信號輸入到所述第二輸出部分。
全文摘要
這里公開的是模數轉換器，其包括至少一級的模數轉換級，被適配來產生與針對輸入到其的兩個模擬信號的關系對應的值的數字數據并輸出兩個模擬殘差信號。該模數轉換級包括信號產生部分、比較部分、第一輸出部分、第二輸出部分和轉接部分。比較部分在獲得第一模擬信號的電壓值低于第二模擬信號的電壓值的第一比較結果時輸出第一數字數據，而比較部分在獲得第一模擬信號的電壓值高于第二模擬信號的電壓值的第二比較結果時輸出第二數字數據。
文檔編號H03M1/12GK102457279SQ201110302430
公開日2012年5月16日 申請日期2011年10月8日 優(yōu)先權日2010年10月15日
發(fā)明者工藤孝平, 江藤慎一郎, 清水泰秀 申請人:索尼公司