本發明涉及顯示技術領域，尤其涉及一種柵極驅動電路。

背景技術：

GOA(Gate Drive On Array)技術，是利用薄膜晶體管(thin film transistor,TFT)陣列(Array)的制程來將柵極驅動器制作在薄膜晶體管陣列基板上，以實現逐行掃描的驅動方式。

由于GOA技術有利于顯示屏柵極驅動側的窄邊框設計以及成本的降低，因為得到廣泛地應用和研究。

隨著氧化物半導體薄膜晶體管(例如，IGZO，銦鎵鋅氧化物薄膜晶體管)的發展，氧化物半導體相應的面板周邊集成電路也成為關注的焦點。由于氧化物薄膜晶體管的載流子遷移率是非晶硅薄膜晶體管的20-30倍，因此可大大提高薄膜晶體管對像素電極的充放電速率。可以看出，氧化物薄膜晶體管可以提高像素的響應速度，實現更快的刷新率，從而能夠大大提高像素的行掃描速率，使得超高分辨率在TFT-LCD中成為可能。氧化物半導體薄膜晶體管的GOA電路未來有可能取代非晶硅的GOA電路。

然而，現有技術中針對氧化物半導體薄膜晶體管的GOA電路的開發較少，這是因為需要克服很多由于氧化物薄膜晶體管電性本身帶來的問題。具體地，由于IGZO屬于N型半導體，空穴數目很少，因此IGZO-TFT通常表現出較佳的負偏壓應力(NBTS)特性。然而，IGZO-TFT的正向偏壓應力卻并不理想。長時間的正向偏壓應力會導致TFT的閾值電壓(Vth)產生正向漂移，從而使得IGZO-TFT器件的打開速度變慢，進而對GOA電路產生嚴重影響。

技術實現要素：

本發明所要解決的技術問題是：現有技術中IGZO-TFT的正向偏壓應力并不理想。長時間的正向偏壓應力會導致TFT的閾值電壓產生正向漂移，從而使得IGZO-TFT器件的打開速度變慢，進而對GOA電路產生嚴重影響。

為了解決上述技術問題，本發明提供了一種柵極驅動電路。

本發明的技術方案為：

一種柵極驅動電路，其包括以串聯方式連接的多級柵極驅動單元，每級柵極驅動單元設置為依據上一級柵極驅動單元輸出的掃描信號、下一級柵極驅動單元輸出的掃描信號以及時鐘信號來在其輸出端輸出掃描信號；

每級柵極驅動單元包括：

輸入控制模塊，設置為受控于所述上一級柵極驅動單元輸出的掃描信號，以控制第一節點的電位；

連接所述第一節點的輸出控制模塊，設置為根據所述第一節點的電位控制本級柵極驅動單元的輸出端的電位；

連接所述輸出控制模塊的下拉模塊，設置為根據第二節點的電位下拉本級柵極驅動單元的輸出端的電位；

連接所述下拉模塊的下拉維持模塊，設置為維持所述第二節點在非掃描期間的電位，以使本級柵極驅動單元的輸出端的電位維持在負電位；以及

連接所述輸出控制模塊的電流補償模塊，設置為增加流經本級柵極驅動單元的輸出端的電流。

優選的是，所述下拉維持模塊包括：

第五十一晶體管，其柵極與漏極均連接恒壓高電位輸出端，源極連接第四節點；

第五十二晶體管，其柵極連接所述第一節點，漏極連接所述第四節點，源極連接第一負電位輸出端；

第五十三晶體管，其柵極連接所述第四節點，漏極連接所述恒壓高電位輸出端，源極連接第二節點；

第五十四晶體管，其柵極連接所述第一節點，漏極連接所述第二節點，源極連接第三節點；

第七十三晶體管，其柵極連接所述第四節點，漏極連接所述恒壓高電位輸出端，源極連接所述第三節點；

第七十四晶體管，其柵極連接所述第一節點，漏極連接所述第三節點，源極連接恒壓低電位輸出端；

第八十一晶體管，其柵極連接所述第一節點，漏極連接所述恒壓高電位輸出端，源極連接第五節點；

第八十二晶體管，其柵極連接所述第二節點，漏極連接所述恒壓低電位輸出端，源極連接所述第五節點；

第四十二晶體管，其柵極連接所述第二節點，漏極連接所述第一節點，源極連接所述第五節點；以及

第三十二晶體管，其柵極連接所述第二節點，漏極連接本級柵極驅動單元的輸出端，源極連接所述第一負電位輸出端；

其中，所述恒壓低電位輸出端的電位低于所述第一負電位輸出端的電位。

優選的是，所述恒壓高電位輸出端的電位為20-30V。

優選的是，所述恒壓低電位輸出端的電位和所述第一負電位輸出端的電位均為-5--8V。

優選的是，所述電流補償模塊包括第二十三晶體管和第二十四晶體管；

其中，所述第二十三晶體管的柵極連接所述第一節點，漏極連接本級柵極驅動單元的輸出端，源極連接所述第二十四晶體管的源極；所述第二十四晶體管的柵極和漏極均連接所述第四節點。

優選的是，所述輸入控制模塊包括第十一晶體管；其中，所述第十一晶體管的柵極連接所述恒壓高電位輸出端，漏極連接上一級柵極驅動單元的輸出端，源極連接所述第一節點。

優選的是，所述輸出控制模塊包括：

第二十一晶體管，其柵極連接所述第一節點，漏極連接所述時鐘信號的輸出端，源極連接本級柵極驅動單元的輸出端；

第二十二晶體管，其柵極連接所述第一節點，漏極連接所述時鐘信號的輸出端，源極連接本級柵極驅動單元的驅動輸出端；以及

自舉電容，所述第一節點通過所述自舉電容連接本級柵極驅動單元的輸出端。

優選的是，所述下拉模塊包括第四十晶體管和第四十一晶體管：

其中，所述第四十晶體管的柵極和漏極均連接所述第一節點，源極連接所述第四十一晶體管的漏極；

所述第四十一晶體管的柵極連接下一級柵極驅動單元的輸出端，源極連接本級柵極驅動單元的輸出端。

與現有技術相比，上述方案中的一個或多個實施例可以具有如下優點或有益效果：

應用本發明，在柵極驅動電路工作一段時間后，利用電流補償模塊對本級柵極驅動單元的輸出端得到的電流進行補償，從而避免了由晶體管的閾值電壓發生正向漂移導致的輸出端電位下降的問題，保證了對像素單元的正常充電。因此，本發明在很大程度上提高了柵極驅動電路的穩定性，有利于液晶顯示面板顯示效果的提高。

本發明的其它特征和優點將在隨后的說明書中闡述，并且部分地從說明書中變得顯而易見，或者通過實施本發明而了解。本發明的目的和其他優點可通過在說明書、權利要求書以及附圖中所特別指出的結構來實現和獲得。

附圖說明

附圖用來提供對本發明的進一步理解，并且構成說明書的一部分，與本發明的實施例共同用于解釋本發明，并不構成對本發明的限制。在附圖中：

圖1示出了現有技術中由于薄膜晶體管的閾值電壓向右漂移引起的第一節點和柵極驅動單元的輸出端的電位輸出異常的示意圖；

圖2示出了本發明實施例柵極驅動單元的原理示意圖；

圖3示出了本發明實施例柵極驅動單元的電路示意圖；以及

圖4示出了本發明實施例柵極驅動單元的波形設置及關鍵節點的輸出波形示意圖。

具體實施方式

以下將結合附圖及實施例來詳細說明本發明的實施方式，借此對本發明如何應用技術手段來解決技術問題，并達成技術效果的實現過程能充分理解并據以實施。需要說明的是，只要不構成沖突，本發明中的各個實施例以及各實施例中的各個特征可以相互結合，所形成的技術方案均在本發明的保護范圍之內。

現有技術中IGZO-TFT的正向偏壓應力并不理想。長時間的正向偏壓應力會導致TFT的閾值電壓(Vth)正向漂移，從而使得IGZO-TFT器件的打開速度變慢，進而對柵極驅動電路產生嚴重影響。

具體地，現有技術的柵極驅動電路包括多級柵極驅動單元。其中，每級柵極驅動單元包括輸出控制模塊和下拉維持模塊。隨著柵極驅動電路工作時間的加長，輸出控制模塊中用于連接本級柵極驅動單元的輸出端的晶體管會受到嚴重的應力，從而該晶體管的閾值電壓Vth容易發生正向漂移，導致該晶體管不易被打開。由此，在相同電壓下，電流變小，從而導致本級柵極驅動單元的輸出端的充電不足、電位下降，進而影響液晶顯示面板的的正常顯示效果。此外，下拉維持模塊中的第四節點的電位會抬升。

圖1示出了現有技術中由于薄膜晶體管的閾值電壓向右漂移引起的第二節點和柵極驅動單元的輸出端的電位輸出異常的示意圖。參照圖1，第四節點S(N)的電位比正常情況下的電位(虛線表示)高，從而導致柵極驅動單元的輸出端G(N)的電位比正常情況下的電位(虛線表示)低，從而使輸出端充電不足，影響了液晶顯示器的顯示效果。

為解決上述技術問題，本發明實施例提供了一種柵極驅動電路。

圖2示出了本發明實施例柵極驅動單元的原理示意圖。圖3示出了本發明實施例柵極驅動單元的電路示意圖。

本發明實施例柵極驅動電路包括以串聯方式連接的多級柵極驅動單元。其中，每級柵極驅動單元設置為依據上一級柵極驅動單元輸出的掃描信號、下一級柵極驅動單元輸出的掃描信號以及時鐘信號來在其輸出端輸出掃描信號。柵極驅動電路所包括的各極柵極驅動單元的電路結構相同。

參照圖2，柵極驅動單元包括輸入控制模塊100、輸出控制模塊200、下拉模塊300、下拉維持模塊400和電流補償模塊500。

其中，輸入控制模塊100受控于上一級柵極驅動單元輸出的掃描信號G(N-1)，以控制第一節點Q(N)的電位。輸出控制模塊200連接第一節點Q(N)。輸出控制模塊200根據第一節點Q(N)的電位控制本級柵極驅動單元的輸出端G(N)的電位。下拉模塊300連接輸出控制模塊200。下拉模塊300根據第二節點P(N)的電位下拉本級柵極驅動單元的輸出端G(N)的電位。下拉維持模塊400連接下拉模塊300。下拉維持模塊400維持第二節點P(N)在非掃描期間的電位，以使本級柵極驅動單元的輸出端G(N)的電位維持在負電位。電流補償模塊500連接輸出控制模塊200。電流補償模塊500用于增加流經本級柵極驅動單元的輸出端G(N)的電流。

下面參照圖3和圖4詳細描述各模塊的電路組成以及工作原理。

輸入控制模塊100包括第十一晶體管T11。第十一晶體管T11的柵極連接恒壓高電位輸出端DCH，漏極連接上一級柵極驅動單元的輸出端G(N-1)，源極連接第一節點Q(N)。

輸出控制模塊200包括第二十一晶體管T21、第二十二晶體管T22和自舉電容Cbt。其中，第二十一晶體管T21的柵極連接第一節點Q(N)，漏極連接時鐘信號的輸出端CK/XCK，源極連接本級柵極驅動單元的輸出端G(N)。第二十二晶體管T22的柵極連接第一節點Q(N)，漏極連接時鐘信號的輸出端CK/XCK，源極連接本級柵極驅動單元的驅動輸出端ST(N)。第一節點Q(N)通過自舉電容Cbt連接本級柵極驅動單元的輸出端G(N)。

下拉模塊300包括第四十晶體管T40和第四十一晶體管T41。其中，第四十晶體管T40的柵極和漏極均連接第一節點Q(N)，源極連接第四十一晶體管T41的漏極。第四十一晶體管T41的柵極連接下一級柵極驅動單元的輸出端G(N+1)，源極連接本級柵極驅動單元的輸出端G(N)。

下拉維持模塊400包括第五十一晶體管T51、第五十二晶體管T52、第五十三晶體管T53、第五十四晶體管T54、第七十三晶體管T73、第七十四晶體管T74、第八十一晶體管T81、第八十二晶體管T82、第四十二晶體管T42和第三十二晶體管T32。

其中，第五十一晶體管T51的柵極與漏極均連接恒壓高電位輸出端DCH，源極連接第四節點S(N)。第五十二晶體管T52的柵極連接第一節點Q(N)，漏極連接第四節點S(N)，源極連接第一負電位輸出端VSS1。第五十三晶體管T53的柵極連接第四節點S(N)，漏極連接恒壓高電位輸出端DCH，源極連接第二節點P(N)。第五十四晶體管T55的柵極連接第一節點Q(N)，漏極連接第二節點P(N)，源極連接第三節點K(N)。第七十三晶體管T73的柵極連接第四節點S(N)，漏極連接恒壓高電位輸出端DCH，源極連接第三節點K(N)。第七十四晶體管T74的柵極連接第一節點Q(N)，漏極連接第三節點S(N)，源極連接恒壓低電位輸出端DCL。第八十一晶體管T81的柵極連接第一節點Q(N)，漏極連接恒壓高電位輸出端DCH，源極連接第五節點A(N)。第八十二晶體管T82的柵極連接第二節點P(N)，漏極連接恒壓低電位輸出端DCL，源極連接第五節點A(N)。第四十二晶體管T42的柵極連接第二節點P(N)，漏極連接第一節點Q(N)，源極連接第五節點A(N)。第三十二晶體管T32的柵極連接第二節點P(N)，漏極連接本級柵極驅動單元的輸出端G(N)，源極連接第一負電位輸出端VSS1。

這里，值得說明的是，恒壓低電位輸出端DCL的電位小于第一負電位輸出端VSS1的電位。在本發明一優選的實施例中，恒壓高電位輸出端DCH的電位的范圍為20-30V。恒壓低電位輸出端DCL的電位和第一負電位輸出端VSS1的電位的范圍均為-5--8V。附圖中CK和XCK為彼此反相的時鐘信號。

下拉維持模塊400采用了特殊的雙重反相器設計。其中，第五十一晶體管T51、第五十二晶體管T52、第五十三晶體管T53、第五十四晶體管T54構成了主反相器。第七十三晶體管T73和第七十四晶體管T74構成了輔助反相器。主反相器的作用是控制第三十二晶體管T32和第四十二晶體管T42兩個晶體管。輔助反相器的作用是在作用期間提供給主反相器低電位，在非作用期間提供給主反相器一個適當的高電位來降低第五十四晶體管T54的漏電，從而確保主反相器在非作用期間能夠產生較高的電位。該輔助反相器引用主反相器中的第四節點S(N)來控制第七十三晶體管T73，可以減少輔助反相器的元件數量，不需要額外的元件來產生類似于第四節點S(N)節點的波形控制第七十三晶體管T73。

在作用期間，輔助反相器被第四節點S(N)的高電壓與恒壓低電位輸出端DCL的低電壓驅動后，第五十二晶體管T52被下拉至第一負電位輸出端VSS1的電位，第七十四晶體管T74在第一節點Q(N)為高電位時開啟并被下拉至恒壓高電位輸出端DCH的電位。由此，第三節點K(N)為更低電位，第二節點P(N)也被下拉到更低電位。即，輔助反相器在作用期間給主反相器提供了低電位，因而可以杜絕第三十二晶體管T32、第四十二晶體管T42因閾值電壓較低或趨近于0V的物理特性所引發的漏電情況發生，確保下拉維持模塊400能夠在作用期間正常拉低。

在非作用期間，第五十二晶體管T52、第五十四晶體管T54和第七十四晶體管T74均截止關閉。由于第五十四晶體管T54的柵極與第一節點Q(N)相連接，源極連接第三節點K(N)。因此，第五十四晶體管T54的柵極為負電位，源極為正電位。這樣，第五十四晶體管T54的柵極和源極的電壓差是相對來說非常負值的電位，從而可將第五十四晶體管T54關閉得很好，減少它的漏電。也就是說，輔助反相器在非作用期間給主反相器提供了一個適當的高電位來降低第五十四晶體管T54的漏電，確保下拉維持模塊400在非作用期間處于較高的電位，有效維持第一節點Q(N)和輸出端G(N)處于低電位。此外，在第三節點K(N)為高電位時，還存在電阻分壓的功能，這可以將第二節點P(N)的電位推得更高，因而可以進一步穩定第二節點P(N)的電位。

電流補償模塊500包括第二十三晶體管T23和第二十四晶體管T24。其中，第二十三晶體管T23的柵極連接第一節點Q(N)，漏極連接本級柵極驅動單元的輸出端G(N)，源極連接第二十四晶體管T24的源極。第二十四晶體管T24的柵極和漏極均連接第四節點S(N)。

下面具體說明電流補償模塊500的作用。

本實施例為了解決由第二十一晶體管T21容易產生閾值電壓Vth正向漂移導致的輸出端G(N)充電不足的問題，提供了一種用于對第二十一晶體管T21進行閾值電壓Vth的正向漂移進行補償的模塊。應用該電流補償模塊500，可以對流經第二十一晶體管T21的電流進行補償，從而提高柵極驅動電路的可靠性。

具體地，當柵極驅動電路剛開始工作時，第五十二晶體管T52正常工作。此時第五十二晶體管T52的電阻很小，因此當第一節點Q(N)為高電位時，第五十二晶體管T52分壓很小，從而導致第四節點S(N)的電位為低電位。這樣，當第二十四晶體管T24關閉時，電流補償模塊500不會產生電流。因此，本級柵極驅動單元的輸出端G(N)最終得到的電流僅為流經第二十一晶體管T21的電流。可以看出，當柵極驅動電路剛開始工作時，無需電流補償模塊500工作，即可保證對像素單元的正常充電。

當柵極驅動電路工作一段時間后，第五十二晶體管T52的閾值電壓Vth發生正向漂移。此時第五十二晶體管T52的電阻很大，因此當第一節點Q(N)為高電位時，第五十二晶體管T52分壓很大，從而導致第四節點S(N)的電位抬升。這樣，第二十四晶體管T24和第二十三晶體管T23均處于打開狀態，電流補償模塊500開始工作。因此，本級柵極驅動單元的輸出端G(N)最終得到的電流為流經第二十一晶體管的電流和流經電流補償模塊500的電流的總和。可以看出，當柵極驅動電路工作一段時間后，電流補償模塊500能夠對輸出端G(N)最終得到的電流進行補償，從而能夠保證對像素單元的正常充電。

應用本實施例所述的柵極驅動電路，在工作一段時間后，利用電流補償模塊500對本級柵極驅動單元的輸出端G(N)得到的電流進行補償，從而避免了由晶體管的閾值電壓發生正向漂移導致的輸出端電位下降的問題，保證了對像素單元的正常充電。因此，本實施例在很大程度上提高了柵極驅動電路的穩定性，有利于液晶顯示面板顯示效果的提高。

雖然本發明所公開的實施方式如上，但所述的內容只是為了便于理解本發明而采用的實施方式，并非用以限定本發明。任何本發明所屬技術領域內的技術人員，在不脫離本發明所公開的精神和范圍的前提下，可以在實施的形式上及細節上作任何的修改與變化，但本發明的保護范圍，仍須以所附的權利要求書所界定的范圍為準。