專利名稱：一種陣列基板及其制造方法和顯示器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及液晶顯示器的制造顯示技術(shù)領(lǐng)域，尤其涉及一種陣列基板及其制造方法和顯示器件。
背景技術(shù)：
薄膜晶體管液晶顯不器(ThinFilm Transistor Liquid Crystal Display,簡稱TFT-LCD)具有體積小、功耗低、無輻射等特點，在當(dāng)前的平板顯示器市場占了主導(dǎo)地位。
ADSDS (ADvanced Super Dimension Switch),簡稱 ADS,即高級超維場轉(zhuǎn)換技術(shù)，通過同一平面內(nèi)狹縫電極邊緣所產(chǎn)生的電場以及狹縫電極層與板狀電極層間產(chǎn)生的電場形成多維電場，使液晶盒內(nèi)狹縫電極間、電極正上方所有取向液晶分子都能夠產(chǎn)生旋轉(zhuǎn)，從而提高了液晶工作效率并增大了透光效率。高級超維場轉(zhuǎn)換技術(shù)可以提高TFT-LCD產(chǎn)品的畫面品質(zhì)，具有高分辨率、高透過率、低功耗、寬視角、高開口率、低色差、無擠壓水波紋(push Mura)等優(yōu)點。目前，ADS型薄膜液晶顯示器陣列基板的制造是通過一組構(gòu)圖工藝形成薄膜圖形來完成，一次構(gòu)圖工藝形成一層薄膜圖形。圖I為現(xiàn)有ADS型薄膜液晶顯示器陣列基板的結(jié)構(gòu)示意圖。現(xiàn)有技術(shù)采用的五次構(gòu)圖工藝來形成陣列基板，其具體的制造工藝過程為首先通過第一次構(gòu)圖工藝形成公共電極10 ;通過第二次構(gòu)圖工藝形成柵電極2 :然后連續(xù)沉積柵絕緣層、半導(dǎo)體層、摻雜半導(dǎo)體層和源漏金屬層，采用灰色調(diào)或半色調(diào)掩模板通過第三次構(gòu)圖工藝形成數(shù)據(jù)線、柵絕緣層3、半導(dǎo)體層4、摻雜半導(dǎo)體層5、源電極6' a、漏電極6' b和TFT溝道圖形；接著沉積鈍化層9，通過第四次構(gòu)圖工藝在鈍化層上形成過孔；最后沉積透明導(dǎo)電層，通過第五次構(gòu)圖工藝形成像素電極6。每次構(gòu)圖工藝均需要把掩模板的圖形轉(zhuǎn)移到薄膜圖形上，而每一層薄膜圖形都需要精確地罩在另一層薄膜圖形上。因此，在現(xiàn)有的薄膜晶體管陣列基板制作過程中，需要的掩模板的數(shù)量多，這樣導(dǎo)致生產(chǎn)時間長，生產(chǎn)效率低，生產(chǎn)成本高，而且這種ADS型薄膜液晶顯示器陣列基板像素電極和公共電極之間隔著柵絕緣層、有源層、源漏金屬層以及鈍化層，導(dǎo)致像素電極和公共電極之間距離較大，以至于驅(qū)動電壓值較大。

發(fā)明內(nèi)容
本發(fā)明的實施例提供一種陣列基板及其制造方法和顯示器件，有效減少了利用掩膜板曝光的次數(shù)，從而提高了生產(chǎn)效率，降低了生產(chǎn)成本，且減小了像素電極和公共電極之間的距離，降低了驅(qū)動電壓。為達(dá)到上述目的，本發(fā)明的實施例采用如下技術(shù)方案本發(fā)明實施例提供一種陣列基板的制造方法，包括在基板上形成柵金屬薄膜，通過第一次構(gòu)圖工藝形成包括柵線和柵電極的圖形；在所述柵線和柵電極的圖形上依次形成柵絕緣層、半導(dǎo)體層、摻雜半導(dǎo)體層、第一透明導(dǎo)電薄膜和源漏金屬薄膜，利用半色調(diào)掩模板或灰色調(diào)掩模板通過第二次構(gòu)圖工藝形成包括數(shù)據(jù)線、源電極、漏電極、溝道區(qū)域和像素電極的圖形；在所述數(shù)據(jù)線、源電極、漏電極、溝道區(qū)域和像素電極的圖形上依次形成鈍化層和第二透明導(dǎo)電薄膜，通過第三次構(gòu)圖工藝形成公共電極的圖形。進(jìn)一步地，所述利用半色調(diào)掩模板或灰色調(diào)掩模板通過第二次構(gòu)圖工藝形成包括數(shù)據(jù)線、源電極、漏電極、溝道區(qū)域和像素電極的圖形，包括在所述源漏金屬薄膜上涂布光刻膠；利用半色調(diào)掩膜板或灰色調(diào)掩膜板對所述光刻膠進(jìn)行曝光，顯影后形成光刻膠完全保留區(qū)域、光刻膠部分保留區(qū)、光刻膠半保留區(qū)域和光刻膠完全去除區(qū)域；其中，所述光刻膠完全保留區(qū)域?qū)?yīng)源電極區(qū)域、漏電極區(qū)域和數(shù)據(jù)線區(qū)域，所述部分保留區(qū)域?qū)?yīng)于像素電極區(qū)域，所述光刻膠半保留區(qū)域?qū)?yīng) 溝道區(qū)域；利用刻蝕工藝去除掉所述光刻膠完全去除區(qū)域的源漏金屬薄膜、透明導(dǎo)電薄膜、摻雜半導(dǎo)體層和半導(dǎo)體層，暴露出該區(qū)域的柵絕緣層；利用等離子體灰化工藝去除掉所述光刻膠半保留區(qū)域的光刻膠，暴露出該區(qū)域的源漏金屬薄膜；利用刻蝕工藝對光刻膠半保留區(qū)域的源漏金屬薄膜、透明導(dǎo)電薄膜和摻雜半導(dǎo)體層進(jìn)行刻蝕，暴露出半導(dǎo)體層，在該區(qū)域形成TFT溝道區(qū)域圖形；利用等離子體灰化工藝去除掉所述光刻膠部分保留區(qū)域的光刻膠，暴露出該區(qū)域的源漏金屬薄膜；利用刻蝕工藝對光刻膠部分保留區(qū)域的源漏金屬薄膜進(jìn)行刻蝕，漏出第一透明導(dǎo)電薄膜，在該區(qū)域形成像素電極；通過剝離工藝剝離所述光刻膠完全保留區(qū)域的光刻膠，形成包括數(shù)據(jù)線、源電極和漏電極的圖形。進(jìn)一步地，所述在基板上形成柵金屬薄膜為使用磁控濺射法沉積，所述通過第一次構(gòu)圖工藝形成包括柵線和柵電極的圖形為使用普通掩模板進(jìn)行構(gòu)圖處理。進(jìn)一步地，所述形成鈍化層，包括采用化學(xué)氣相沉積法形成，其中，鈍化層為氧化物、氮化物或氧氮化合物，反應(yīng)氣體為SiH4、NH3> N2的混合氣體或SiH2Cl2、NH3> N2的混合氣體。本發(fā)明實施例提供一種陣列基板，包括在透明所述基板上從下至上依次鋪設(shè)設(shè)置的柵線和柵電極、柵絕緣層、半導(dǎo)體層、摻雜半導(dǎo)體層、第一透明導(dǎo)電薄膜，所述第一透明導(dǎo)電薄膜形成和像素電極，其中柵線和柵電極同層設(shè)置；形成在所述像素電極所在層之上形成的數(shù)據(jù)線、源電極和漏電極，所述源電極和漏電極被溝道區(qū)域隔開，所述摻雜半導(dǎo)體層在溝道區(qū)域斷開；形成在所述源電極、漏電極以及像素電極之上的鈍化層；形成在所述鈍化層上的公共電極。進(jìn)一步地，所述像素電極延伸至所述漏電極下方并與其搭接。進(jìn)一步地，所述源電極下方保留有像素電極材料或者不保留像素電極材料。進(jìn)一步地,所述公共電極為狹縫狀,所述像素電極為板狀。進(jìn)一步地，所述公共電極的材料為氧化銦錫(ITO)或氧化銦鋅(IZO)。
本發(fā)明實施例還提供一種顯示器件，包括上述的陣列基板。本發(fā)明的實施例提供一種陣列基板及其制造方法和顯示器件，通過使用半色調(diào)掩摸或灰色調(diào)掩摸工藝，有效減少了利用掩膜板曝光的次數(shù)，縮短了生產(chǎn)時間，從而提高了生產(chǎn)效率，降低了生產(chǎn)成本，且減小了像素電極和公共電極之間的距離，降低了驅(qū)動電壓。


為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
圖I為現(xiàn)有技術(shù)ADS型陣列基板的結(jié)構(gòu)示意圖；圖2為本發(fā)明實施例提供的制造ADS型陣列基板的流程圖一；圖3A為本發(fā)明實施例提供的制造ADS型陣列基板的第一示意圖；圖3B為本發(fā)明實施例提供的制造ADS型陣列基板的第二示意圖；圖3C為本發(fā)明實施例提供的制造ADS型陣列基板的第三示意圖；圖3D為本發(fā)明實施例提供的制造ADS型陣列基板的第四示意圖；圖3E為本發(fā)明實施例提供的制造ADS型陣列基板的第五示意圖；圖3F為本發(fā)明實施例提供的制造ADS型陣列基板的第六示意圖；圖3G為本發(fā)明實施例提供的制造ADS型陣列基板的第七示意圖；圖3H為本發(fā)明實施例提供的制造ADS型陣列基板的第八示意圖；圖31為本發(fā)明實施例提供的制造ADS型陣列基板的第九示意圖；圖3J為本發(fā)明實施例提供的制造ADS型陣列基板的第十示意圖；圖3K為本發(fā)明實施例提供的制造ADS型陣列基板的第十一示意圖；圖3L為本發(fā)明實施例提供的制造ADS型陣列基板的第十二示意圖；圖4A為本發(fā)明實施例提供的制造ADS型陣列基板的流程圖二 ；圖4B為本發(fā)明實施例提供的制造ADS型陣列基板的第十三示意圖。
具體實施例方式下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護(hù)的范圍。實施例一本發(fā)明實施例提供的陣列基板的制造方法，以利用灰色調(diào)掩模板制造陣列基板為例進(jìn)行說明。下面參照圖2、圖3A 3L對本發(fā)明實施例一提供的利用灰色調(diào)掩模板的TFT陣列基板的制造方法進(jìn)行說明。S201、通過第一次構(gòu)圖工藝在基板上形成柵電極和柵線的圖形。如圖3A所示，采用磁控濺射或其他成膜方法在基板I上(玻璃基板或石英基板)上沉積一層厚度為500A 4000A的柵金屬薄膜，柵金屬薄膜的材料可以使用鑰、鋁、鋁鎳合金、鑰鎢合金、鉻或銅等金屬，也可使用上述幾種材料薄膜的組合。使用普通掩模板通過第一次構(gòu)圖工藝對柵金屬薄膜進(jìn)行構(gòu)圖，在基板上形成柵線和柵電極2的圖形。S202、依次沉積柵絕緣層、半導(dǎo)體層、摻雜半導(dǎo)體層、透明導(dǎo)電薄膜和源漏金屬薄膜。形成包括柵線和柵電極 的圖形之后，如圖3B所示，首先采用化學(xué)氣相沉積(PECVD)或其他成膜方法，依次沉積厚度為1000 A 4000A的柵絕緣層3、半導(dǎo)體層4、和摻雜半導(dǎo)體層(歐姆接觸層)5，其中半導(dǎo)體層4和摻雜半導(dǎo)體層5組成有源層，厚度為1000 A 5000 A;然后在摻雜半導(dǎo)體層5上，采用磁控濺射或其他成膜方法，沉積厚度為300A 600 A的透明導(dǎo)電薄膜6，最后采用磁控濺射或其他成膜方法沉積厚度為2000 A 3000A的源漏金屬層7。如圖3B所示，柵絕緣層可以選用氧化物、氮化物或氧氮化合物，對應(yīng)的反應(yīng)氣體可以為SiH4、NH3、N2的混合氣體或SiH2Cl2、NH3、N2的混合氣體，半導(dǎo)體層4為非晶硅薄膜，對應(yīng)的反應(yīng)氣體可以是SiH4、N2的混合氣體或SiH2Cl2、N2的混合氣體。透明導(dǎo)電薄膜6的材料可以是氧化銦錫(ITO)、氧化銦鋅(IZO)或其他透明電極材料，源漏金屬薄膜7的材料可以使用鑰、鋁、鋁鎳合金、鑰鎢合金、鉻或銅等金屬，也可使用上述幾種材料薄膜的組合。S203、通過第二次構(gòu)圖工藝形成包括數(shù)據(jù)線、源電極、漏電極、像素電極和溝道區(qū)域的圖形。如圖3C所示，首先，在源漏金屬薄膜7上涂覆一層光刻膠8。而后，利用灰色調(diào)掩模板對光刻膠8進(jìn)行曝光，灰色調(diào)掩膜板是通過光柵效應(yīng)，使曝光在不同區(qū)域透過光的強(qiáng)度不同，而使光刻膠進(jìn)行選擇性曝光、顯影。在灰色調(diào)掩膜板11中，包括不透明區(qū)域A、部分透明區(qū)域B、半透明區(qū)域C和透明區(qū)域D。光刻膠8曝光、顯影后的狀態(tài)如圖3D所示，未曝光區(qū)域的光刻膠厚度沒有變化，光刻膠最厚，為光刻膠完全保留區(qū)域Al，部分曝光區(qū)域的光刻膠厚度少量減小，為光刻膠部分保留區(qū)域BI，半曝光區(qū)域的光刻膠厚度減少一半左右，為光刻膠半保留區(qū)域Cl，完全曝光區(qū)域的光刻膠被完全去除，為光刻膠完全去除區(qū)域Dl。其中，光刻膠完全保留區(qū)域Al對應(yīng)灰色調(diào)掩膜板11的不透明區(qū)域A，光刻膠部分保留區(qū)域BI對應(yīng)灰色調(diào)掩膜板11的部分透明區(qū)域B，光刻膠的半保留區(qū)域Cl對應(yīng)灰色調(diào)掩膜板11的半透明區(qū)域C，光刻膠完全去除區(qū)域Dl對應(yīng)灰色調(diào)掩膜板11的透明區(qū)域D。而后，如圖3E所示，通過刻蝕工藝對光刻膠完全去除區(qū)域Dl的源漏金屬薄膜7、透明導(dǎo)電薄膜6、摻雜半導(dǎo)體層5和半導(dǎo)體層4進(jìn)行刻蝕，暴露出該區(qū)域的柵絕緣層3。如圖3F所示，利用等離子體灰化工藝，完全去除光刻膠半保留區(qū)域Cl的光刻膠，暴露出該區(qū)域的源漏金屬薄膜7。如圖3G所示，通過刻蝕工藝對光刻膠半保留區(qū)域Cl的源漏金屬薄膜7、透明導(dǎo)電薄膜6和摻雜半導(dǎo)體層5進(jìn)行刻蝕，完全刻蝕掉該區(qū)域的源漏金屬薄膜7、透明導(dǎo)電薄膜6和摻雜半導(dǎo)體層5，暴露出半導(dǎo)體層4，在該區(qū)域形成TFT溝道區(qū)域圖形。如圖3H所示，通過等離子體灰化工藝，完全去除光刻膠部分保留區(qū)域BI的光刻膠，暴露出該區(qū)域的源漏金屬薄膜7。如圖31所示，通過刻蝕工藝對光刻膠部分保留區(qū)域BI的源漏金屬薄膜7進(jìn)行刻蝕，完全刻蝕掉該區(qū)域的源漏金屬薄膜7，漏出透明導(dǎo)電薄膜6，在該區(qū)域形成像素電極。而后，如圖3J所示，剝離剩余的光刻膠，形成數(shù)據(jù)線、像素電極6a、源電極7a、漏電極7b、TFT溝道區(qū)域。
S204、通過第三次構(gòu)圖工藝形成公共電極的圖形。首先，如3K所示，在已形成的數(shù)據(jù)線、像素電極6a、源電極7a、漏電極7b、TFT溝道區(qū)域的圖形上，采用化學(xué)氣相沉積(PECVD)或其他成膜方法，沉積厚度為700 A -2000 A的鈍化層9，鈍化層可以選用氧化物、氮化物或氧氮化合物，對應(yīng)的反應(yīng)氣體可以為SiH4、NH3、N2的混合氣體或SiH2Cl2、NH3、N2的混合氣體。然后采用磁控濺射或其他成膜方法，沉積厚度為300A 600 A的透明導(dǎo)電薄膜10，材料可以是氧化銦錫(ITO)、氧化銦鋅(izo)或其他透明電極材料。而后，如圖3L所示，使用普通掩模板通過第三次構(gòu)圖工藝對透明導(dǎo)電薄膜進(jìn)行構(gòu)圖，形成公共電極10的圖形。本發(fā)明實施例提供的一種陣列基板的制造方法，首先通過第一次構(gòu)圖工藝形成柵線和柵電極圖形，然后采用灰色調(diào)掩模板通過第二次構(gòu)圖工藝形成包括數(shù)據(jù)線、源電極、漏電極、溝道區(qū)域和像素電極的圖形，最后通過第三次構(gòu)圖工藝形成公共電極。與現(xiàn)有ADS型TFT陣列基板的制造方法相比較，有效地減少了曝光次數(shù)，縮短了生產(chǎn)時間，從而提高了生產(chǎn)效率，降低了生產(chǎn)升本，且減小了像素電極和公共電極之間的距離，降低了驅(qū)動電壓。實施例二本發(fā)明實施例提供的陣列基板的制造方法，以利用半色調(diào)掩模板制造TFT陣列基板為例進(jìn)行說明。如圖4A所示，本實施例二與實施例一相比，除使用半色調(diào)掩模板進(jìn)行構(gòu)圖工藝的步驟(S403)與實施例一使用灰色調(diào)掩模板進(jìn)行構(gòu)圖工藝的步驟(S203)有所不同之外，其余步驟與實施例一完全相同，具體可參照實施例一，在此不再贅述。包括S401、通過第一次構(gòu)圖工藝在基板上形成包括柵電極和柵線的圖形。S402、依次沉積柵絕緣層、半導(dǎo)體層、摻雜半導(dǎo)體層、透明導(dǎo)電薄膜和源漏金屬薄膜。S403、通過第二次構(gòu)圖工藝形成包括數(shù)據(jù)線、源電極、漏電極、像素電極和溝道區(qū)域的圖形。如圖4B所示，首先，在源漏金屬薄膜7上涂覆一層光刻膠8。而后，利用半色調(diào)掩模板對光刻膠8進(jìn)行曝光，半色調(diào)掩膜板是通過使曝光在不同區(qū)域透過光的強(qiáng)度不同，而使光刻膠進(jìn)行選擇性曝光、顯影。在半色調(diào)掩膜板20中，包括不透明區(qū)域A、部分透明區(qū)域B、半透明區(qū)域C和透明區(qū)域D。光刻膠8曝光、顯影后的狀態(tài)如圖3D所示(由于與實施例一的圖3D相同，參照實施例一的相關(guān)附圖即可)，未曝光區(qū)域的光刻膠厚度沒有變化，光刻膠最厚，為光刻膠完全保留區(qū)域Al，部分曝光區(qū)域的光刻膠厚度少量減小，為光刻膠部分保留區(qū)域BI，半曝光區(qū)域的光刻膠厚度減少一半左右，為光刻膠半保留區(qū)域Cl，完全曝光區(qū)域的光刻膠被完全去除，為光刻膠完全去除區(qū)域Dl。其中，光刻膠完全保留區(qū)域Al對應(yīng)半色調(diào)掩膜板20的不透明區(qū)域A，光刻膠部分保留區(qū)域BI對應(yīng)半色調(diào)掩膜板20的部分透明區(qū)域B，光刻膠的半保留區(qū)域Cl對應(yīng)半色調(diào)掩膜板20的半透明區(qū)域C，光刻膠完全去除區(qū)域Dl對應(yīng)半色調(diào)掩膜板20的透明區(qū)域D。
而后，如圖3E所不(由于與實施例一的圖3E相同，參照實施例一的相關(guān)附圖即可)，通過刻蝕工藝對光刻膠完全去除區(qū)域Dl的源漏金屬薄膜7、透明導(dǎo)電薄膜6、摻雜半導(dǎo)體層5和半導(dǎo)體層4進(jìn)行刻蝕，暴露出該區(qū)域的柵絕緣層3。如圖3F所不(由于與實施例一的圖3F相同，參照實施例一的相關(guān)附圖即可)，利用等離子體灰化工藝，完全去除光刻膠半保留區(qū)域Cl的光刻膠，暴露出該區(qū)域的源漏金屬薄膜7。如圖3G所不(由于與實施例一的圖3G相同，參照實施例一的相關(guān)附圖即可)，通過刻蝕工藝對光刻膠半保留區(qū)域Cl的源漏金屬薄膜7、透明導(dǎo)電薄膜6和摻雜半導(dǎo)體層5進(jìn)行刻蝕，完全刻蝕掉該區(qū)域的源漏金屬薄膜7、透明導(dǎo)電薄膜6和摻雜半導(dǎo)體層5，暴露出半導(dǎo)體層4，在該區(qū)域形成TFT溝道區(qū)域圖形。如圖3H所示(由于與實施例一的圖3H相同，參照實施例一的相關(guān)附圖即可)，通過等離子體灰化工藝，完全去除光刻膠部分保留區(qū)域BI的光刻膠，暴露出該區(qū)域的源漏金
屬薄膜7。如圖31所不(由于與實施例一的圖31相同，參照實施例一的相關(guān)附圖即可)，通過刻蝕工藝對光刻膠部分保留區(qū)域BI的源漏金屬薄膜7進(jìn)行刻蝕，完全刻蝕掉該區(qū)域的源漏金屬薄膜7，漏出透明導(dǎo)電薄膜6，在該區(qū)域形成像素電極6a。而后，如圖3J所不(由于與實施例一的圖3J相同，參照實施例一的相關(guān)附圖即可)，剝離剩余的光刻膠，形成數(shù)據(jù)線、像素電極6a、源電極7a、漏電極7b、TFT溝道區(qū)域。S404、通過第三次構(gòu)圖工藝形成公共電極的圖形。本發(fā)明實施例提供的一種陣列基板的制造方法，首先通過第一次構(gòu)圖工藝形成柵線和柵電極圖形，然后采用半色調(diào)掩模板通過第二次構(gòu)圖工藝形成包括數(shù)據(jù)線、源電極、漏電極、溝道區(qū)域和像素電極的圖形，最后通過第三次構(gòu)圖工藝形成公共電極。與現(xiàn)有ADS型TFT陣列基板制造方法相比較，有效地減少了曝光次數(shù)，縮短了生產(chǎn)時間，從而提高了生產(chǎn)效率，降低了生產(chǎn)升本，且減小了像素電極和公共電極之間的距離，降低了驅(qū)動電壓。實施例三本發(fā)明實施例提供的一種陣列基板，包括如圖3L所示，在透明所述基板上從下至上依次設(shè)置的柵線和柵電極2、柵絕緣層3、半導(dǎo)體層4、摻雜半導(dǎo)體層5和像素電極6a，其中柵線和柵電極同層設(shè)置；形成在所述像素電極所在層之上形成的數(shù)據(jù)線、源電極7a和漏電極7b，所述源電極7a和漏電極7b被溝道區(qū)域隔開，所述摻雜半導(dǎo)體層在溝道區(qū)域斷開；形成在所述源電極7a、漏電極7b以及像素電極6a之上的鈍化層9 ；形成在所述鈍化層上的公共電極10。進(jìn)一步地，如圖3L所示，像素電極延伸至漏電極下方并與其搭接。當(dāng)然，像素電極也可與漏電極通過其他方式連接，比如通過過孔等。進(jìn)一步地，所述源電極下方保留有像素電極材料，如圖3L所示；此時在源電極下方保留部分像素電極材料，比較利于工藝上的實現(xiàn)。當(dāng)然，也可在源電極下方不保留像素電極材料，此時由于源電極直接與摻雜半導(dǎo)體接觸，可以提高TFT的開關(guān)特性。
本實施中，可以為公共電極為狹縫狀，像素電極為板狀，如圖3L所示。也可以為二者均為狹縫狀，或者公共電極為板狀，狹縫電極為狹縫狀。其中，像素電極和公共電極的材料可以為氧化銦錫(ITO)或氧化銦鋅(IZO)。本發(fā)明實施例提供的陣列基板，可以采用上述陣列基板的制造方法實現(xiàn)。與現(xiàn)有ADS型TFT陣列基板相比較，該結(jié)構(gòu)減小了像素電極和公共電極之間的距離，降低了驅(qū)動電壓。實施例四
本發(fā)明實施例提供一種顯示器件，使用了上述的陣列基板。其中，所述顯示器件，包括液晶面板、OLED面板、電子紙面板、電視機(jī)、手機(jī)、平板電腦等。本發(fā)明實施例提供的陣列基板，使用了上述的陣列基板。與現(xiàn)有ADS型TFT陣列基板相比較，該結(jié)構(gòu)減小了像素電極和公共電極之間的距離，降低了驅(qū)動電壓。以上所述，僅為本發(fā)明的具體實施方式
，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以所述權(quán)利要求的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1.一種陣列基板的制造方法，其特征在于，包括 在基板上形成柵金屬薄膜，通過第一次構(gòu)圖エ藝形成包括柵線和柵電極的圖形； 在所述柵線和柵電極的圖形上依次形成柵絕緣層、半導(dǎo)體層、摻雜半導(dǎo)體層、第一透明導(dǎo)電薄膜和源漏金屬薄膜，利用半色調(diào)掩模板或灰色調(diào)掩模板通過第二次構(gòu)圖エ藝形成包括數(shù)據(jù)線、源電極、漏電極、溝道區(qū)域和像素電極的圖形； 在所述數(shù)據(jù)線、源電極、漏電極、溝道區(qū)域和像素電極的圖形上依次形成鈍化層和第二透明導(dǎo)電薄膜，通過第三次構(gòu)圖エ藝形成公共電極的圖形。
2.根據(jù)權(quán)利要求I所述的陣列基板的制造方法，其特征在于，所述利用半色調(diào)掩模板或灰色調(diào)掩模板通過第二次構(gòu)圖エ藝形成包括數(shù)據(jù)線、源電極、漏電極、溝道區(qū)域和像素電極的圖形，包括 在所述源漏金屬薄膜上涂布光刻膠； 利用半色調(diào)掩膜板或灰色調(diào)掩膜板對所述光刻膠進(jìn)行曝光，顯影后形成光刻膠完全保留區(qū)域、光刻膠部分保留區(qū)、光刻膠半保留區(qū)域和光刻膠完全去除區(qū)域；其中，所述光刻膠完全保留區(qū)域?qū)?yīng)源電極區(qū)域、漏電極區(qū)域和數(shù)據(jù)線區(qū)域，所述部分保留區(qū)域?qū)?yīng)于像素電極區(qū)域，所述光刻膠半保留區(qū)域?qū)?yīng)溝道區(qū)域； 利用刻蝕エ藝去除掉所述光刻膠完全去除區(qū)域的源漏金屬薄膜、透明導(dǎo)電薄膜、摻雜半導(dǎo)體層和半導(dǎo)體層，暴露出該區(qū)域的柵絕緣層； 利用等離子體灰化工藝去除掉所述光刻膠半保留區(qū)域的光刻膠，暴露出該區(qū)域的源漏金屬薄膜； 利用刻蝕エ藝對光刻膠半保留區(qū)域的源漏金屬薄膜、透明導(dǎo)電薄膜和摻雜半導(dǎo)體層進(jìn)行刻蝕，暴露出半導(dǎo)體層，在該區(qū)域形成TFT溝道區(qū)域圖形； 利用等離子體灰化工藝去除掉所述光刻膠部分保留區(qū)域的光刻膠，暴露出該區(qū)域的源漏金屬薄膜； 利用刻蝕エ藝對光刻膠部分保留區(qū)域的源漏金屬薄膜進(jìn)行刻蝕，漏出第一透明導(dǎo)電薄膜，在該區(qū)域形成像素電極； 通過剝離エ藝剝離所述光刻膠完全保留區(qū)域的光刻膠，形成包括數(shù)據(jù)線、源電極和漏電極的圖形。
3.根據(jù)權(quán)利要求I或2所述的陣列基板的制造方法，其特征在于，所述在基板上形成柵金屬薄膜為使用磁控濺射法沉積，所述通過第一次構(gòu)圖エ藝形成包括柵線和柵電極的圖形為使用普通掩模板進(jìn)行構(gòu)圖處理。
4.根據(jù)權(quán)利要求I或2所述的陣列基板的制造方法，其特征在于，所述形成鈍化層，包括采用化學(xué)氣相沉積法形成，其中，鈍化層為氧化物、氮化物或氧氮化合物，反應(yīng)氣體為SiH4, NH3> N2的混合氣體或SiH2Cl2、NH3> N2的混合氣體。
5.一種陣列基板，其特征在于，包括 在所述基板上從下至上依次設(shè)置的柵線和柵電極、柵絕緣層、半導(dǎo)體層、摻雜半導(dǎo)體層和像素電極，其中柵線和柵電極同層設(shè)置； 形成在所述像素電極所在層之上的數(shù)據(jù)線、源電極和漏電極，所述源電極和漏電極被溝道區(qū)域隔開，所述摻雜半導(dǎo)體層在溝道區(qū)域斷開； 形成在所述源電極、漏電極以及像素電極之上的鈍化層；形成在所述鈍化層上的公共電極。
6.根據(jù)權(quán)利要求5所述的陣列基板，其特征在于，所述像素電極延伸至所述漏電極下方并與其搭接。
7.根據(jù)權(quán)利要求5或6所述的陣列基板，其特征在于，所述源電極下方保留有像素電極材料或者不保留像素電極材料。
8.根據(jù)權(quán)利要求5或6所述的陣列基板，其特征在于，所述公共電極為狹縫狀，所述像素電極為板狀。
9.根據(jù)權(quán)利要求5或6所述的陣列基板，其特征在于，所述公共電極的材料為氧化銦錫(ITO)或氧化銦鋅(IZO)。
10.ー種顯不器件,其特征在于,包括如權(quán)利要求5 9任一項所述的陣列基板。
全文摘要
本發(fā)明實施例提供一種陣列基板及其制造方法和顯示器件，涉及顯示技術(shù)領(lǐng)域。該陣列基板制造方法為通過第一次構(gòu)圖工藝在基板上形成包括柵電極和柵線的圖形；通過第二次構(gòu)圖工藝形成包括數(shù)據(jù)線、源電極、漏電極、像素電極和溝道區(qū)域的圖形；通過第三次構(gòu)圖工藝形成公共電極的圖形。減少了構(gòu)圖工藝處理次數(shù)，從而簡化了制造流程，降低了制造成本。本發(fā)明實施例用于ADS型陣列基板制造。
文檔編號G02F1/1368GK102629584SQ20111036226
公開日2012年8月8日 申請日期2011年11月15日 優(yōu)先權(quán)日2011年11月15日
發(fā)明者劉宸, 李琳, 王雪嵐, 趙吉生, 陸金波 申請人:京東方科技集團(tuán)股份有限公司