本發明實施例涉及計算機，尤其涉及一種異常處理方法、裝置、電子設備及存儲介質。

背景技術：

1、在芯片設計中可采用可編程器件進行設計邏輯驗證。隨著現在設計規模的不斷擴大，越來越復雜，往往會采用多顆fpga系統間組網來進行系統驗證。可編程器件之間通過互連信號線接在連接器兩端實現組網互連。

2、現有技術中，當某個可編程器件出現異常情況時，通常會將該異常可編程器件硬件電源切斷，以停止對該異常可編程器件進行供電。但是，該異常可編程器件相連的關聯可編程器件還處于運行當中，現有技術中并未考慮到關聯可編程器件的情況，導致異常可編程器件影響其他的可編程器件工作，產生損壞，使整個系統出現不可預見的故障，影響設計驗證的準確性和可靠性。

技術實現思路

1、本發明實施例提供了一種異常處理方法、裝置、電子設備及存儲介質，以實現提升系統的安全性、確保設計驗證的準確性和可靠性的目的。

2、根據本發明的一方面，提供了一種異常處理方法，應用于可編程系統中的目標處理器，包括：

3、在與所述目標處理器對應的目標電路板中存在至少一個可編程器件處于異常狀態的情況下，切斷處于所述異常狀態的異常可編程器件對應的電源；

4、確定所述目標電路板中與所述異常可編程器件通信連接的第一關聯器件，控制所述第一關聯器件與第一連接器之間的第一信號線處于高阻狀態；

5、在所述可編程系統中存在與所述目標電路板通信連接的關聯電路板的情況下，向所述關聯電路板發送異常中斷信號，以使所述關聯電路板上的關聯處理器基于接收到的所述異常中斷信號，控制所述關聯電路板上的第二關聯器件與第二連接器之間的第二信號線處于高阻狀態。

6、根據本發明的另一方面，提供了一種異常處理裝置，，設置于可編程系統中的目標處理器，包括：

7、電源切斷模塊，用于在與所述目標處理器對應的目標電路板中存在至少一個可編程器件處于異常狀態的情況下，切斷處于所述異常狀態的異常可編程器件對應的電源；

8、器件確定模塊，用于確定所述目標電路板中與所述異常可編程器件通信連接的第一關聯器件，控制所述第一關聯器件與第一連接器之間的第一信號線處于高阻狀態；

9、信號發送模塊，用于在所述可編程系統中存在與所述目標電路板通信連接的關聯電路板的情況下，向所述關聯電路板發送異常中斷信號，以使所述關聯電路板上的關聯處理器基于接收到的所述異常中斷信號，控制所述關聯電路板上的第二關聯器件與第二連接器之間的第二信號線處于高阻狀態。

10、根據本發明的另一方面，提供了一種電子設備，所述電子設備包括：

11、至少一個處理器；以及

12、與所述至少一個處理器通信連接的存儲器；其中，

13、所述存儲器存儲有可被所述至少一個處理器執行的計算機程序，所述計算機程序被所述至少一個處理器執行，以使所述至少一個處理器能夠執行本發明任一實施例所述的異常處理方法。

14、根據本發明的另一方面，提供了一種計算機可讀存儲介質，所述計算機可讀存儲介質存儲有計算機指令，所述計算機指令用于使處理器執行時實現本發明任一實施例所述的異常處理方法。

15、本發明實施例的技術方案，在與目標處理器對應的目標電路板中存在至少一個可編程器件處于異常狀態的情況下，切斷處于異常狀態的異常可編程器件對應的電源；并且，確定目標電路板中與異常可編程器件通信連接的第一關聯器件，控制第一關聯器件與第一連接器之間的第一信號線處于高阻狀態；以及，在可編程系統中存在與目標電路板通信連接的關聯電路板的情況下，向關聯電路板發送異常中斷信號，以使關聯電路板上的關聯處理器基于接收到的異常中斷信號，控制關聯電路板上的第二關聯器件與第二連接器之間的第二信號線處于高阻狀態。本實施例的技術方案通過使第一信號線和第二信號線處于高阻狀態，從而使第一關聯器件和第二關聯器件的內部不易被擊穿，保護第一關聯器件和第二關聯器件的內部邏輯，提升系統的安全性，確保設計驗證的準確性和可靠性。

16、應當理解，本部分所描述的內容并非旨在標識本發明的實施例的關鍵或重要特征，也不用于限制本發明的范圍。本發明的其它特征將通過以下的說明書而變得容易理解。

技術特征：

1.一種異常處理方法，其特征在于，應用于可編程系統中的目標處理器，包括：

2.根據權利要求1所述的方法，其特征在于，在所述切斷處于所述異常狀態的異常可編程器件對應的電源之前，還包括：

3.根據權利要求2所述的方法，其特征在于，每個可編程器件對應一個電源管理芯片，所述切斷處于所述異常狀態的異常可編程器件對應的電源，包括：

4.根據權利要求1所述的方法，其特征在于，所述向所述關聯電路板發送異常中斷信號，包括：

5.根據權利要求1所述的方法，其特征在于，所述控制所述第一關聯器件與第一連接器之間的第一信號線處于高阻狀態，包括：

6.根據權利要求1所述的方法，其特征在于，在所述控制所述關聯電路板上的第二關聯器件與第二連接器之間的第二信號線處于高阻狀態之后，還包括：

7.根據權利要求1所述的方法，其特征在于，在所述切斷處于所述異常狀態的異常可編程器件對應的電源之后，還包括：

8.一種異常處理裝置，其特征在于，設置于可編程系統中的目標處理器，包括：

9.一種電子設備，其特征在于，所述電子設備包括：

10.一種計算機可讀存儲介質，其特征在于，所述計算機可讀存儲介質存儲有計算機指令，所述計算機指令用于使處理器執行時實現權利要求1-7中任一項所述的異常處理方法。

技術總結
本發明實施例公開了一種異常處理方法、裝置、電子設備及存儲介質。該方法包括：在與目標處理器對應的目標電路板中存在至少一個可編程器件處于異常狀態的情況下，切斷處于異常狀態的異常可編程器件對應的電源；確定目標電路板中與異常可編程器件通信連接的第一關聯器件，控制第一關聯器件與第一連接器之間的第一信號線處于高阻狀態；在可編程系統中存在與目標電路板通信連接的關聯電路板的情況下，向關聯電路板發送異常中斷信號，以使關聯電路板上的關聯處理器基于接收到的異常中斷信號，控制關聯電路板上的第二關聯器件與第二連接器之間的第二信號線處于高阻狀態。本發明實施例的技術方案，提升系統的安全性，確保設計驗證的準確性和可靠性。

技術研發人員：吳尚奇,王俊杰,張吉鋒
受保護的技術使用者：上海思爾芯技術股份有限公司
技術研發日：
技術公布日：2025/4/24