1.一種動態切換risc-v和x86指令集的處理器，其特征在于，包括指令讀取單元、翻譯單元和指令處理單元；
2.根據權利要求1所述的動態切換risc-v和x86指令集的處理器，其特征在于，所述指令讀取單元還被配置為將接收到的指令流同時傳輸至所述狀態機和所述觸發電路。
3.根據權利要求1所述的動態切換risc-v和x86指令集的處理器，其特征在于，所述狀態機包括計數器，所述計數器被配置為根據所述目標指令序列進行計數以得到目標計數值，所述目標計數值具有唯一性；
4.根據權利要求3所述的動態切換risc-v和x86指令集的處理器，其特征在于，所述目標指令序列的大小不小于所述處理器的緩存行的大?。缓?或，
5.根據權利要求4所述的動態切換risc-v和x86指令集的處理器，其特征在于，所述目標指令序列的大小與所述處理器的緩存行的大小相同；和/或，
6.根據權利要求3所述的動態切換risc-v和x86指令集的處理器，其特征在于，還包括：針對相鄰的x86指令序列和risc-v指令序列，確定在先的指令序列對應的指令集為目標指令集，所述指令集包括risc-v指令集和x86指令集；
7.根據權利要求3所述的動態切換risc-v和x86指令集的處理器，其特征在于，所述目標指令序列包括若干個連續的空指令；
8.根據權利要求1所述的動態切換risc-v和x86指令集的處理器，其特征在于，若所述狀態機首次接收到的指令序列為x86指令序列，則所述狀態機向所述觸發電路發送第一信號，所述觸發電路響應于接收到所述第一信號，則與所述翻譯單元電連接；
9.根據權利要求1所述的動態切換risc-v和x86指令集的處理器，其特征在于，在所述處理器每次啟動工作后，所述指令流中的第一組指令序列均為x86指令序列；
10.根據權利要求1所述的動態切換risc-v和x86指令集的處理器，其特征在于，在所述處理器每次啟動工作后，所述指令流中的第一組指令序列均為risc-v指令序列；
11.根據權利要求1所述的動態切換risc-v和x86指令集的處理器，其特征在于，所述翻譯單元被配置為硬件翻譯器，所述硬件翻譯器被配置為通過調取預先存儲在硬件裝置中的指令處理結果以將所述x86指令序列翻譯為risc-v指令序列；
12.一種動態切換risc-v和x86指令集的處理方法，其特征在于，待處理的指令流包括x86指令序列和risc-v指令序列，所述方法包括以下步驟：
13.根據權利要求12所述的動態切換risc-v和x86指令集的處理方法，其特征在于，還包括以下步驟：
14.一種計算機系統，其特征在于，包括如權利要求1至11中任意一項所述的動態切換risc-v和x86指令集的處理器。