內建自測試以及修復裝置及方法

文檔序號：6766142閱讀：353來源：國知局

內建自測試以及修復裝置及方法
【專利摘要】一種具有后臺內建自測試BBIST的存儲器裝置包含：多個存儲器塊；存儲器緩沖器，其用以暫時從所述多個存儲器塊中的一者卸載數據；及存儲器塊應力控制器，其用以在暫時將所述數據卸載于所述存儲器緩沖器上時控制施加到所述存儲器塊中的所述一者的應力測試。所述應力測試針對所述多個所述存儲器塊中的所述一者中的錯誤進行測試。
【專利說明】內建自測試以及修復裝置及方法
[0001] 相關申請案奪叉參考
[0002] 本申請案主張由本迪克?克萊夫蘭（Bendik Kleveland)在2012年1月1日申請的標題為"隱藏式存儲器修復（Hidden Memory Repair)"的第61/582, 365號同在申請中美國臨時專利申請案（代理人檔案號MP-1213-PR1)的優先權及權益，所述申請案也以全文引用的方式并入本文中。
[0003] 本申請案還主張由本迪克?克萊夫蘭在2013年1月2日申請的標題為"具有后臺內建自測試及后臺內建自修復的存儲器裝置（MEMORY DEVICE WITH BACKGROUND BMLT-IN SELF-TESTING AND BACKGROUND BMLT-IN SELF-REPAIR)" 的第 13/732, 783 號同在申請中美國非臨時專利申請案（代理人檔案號MP-1213)的優先權及權益，所述申請案也以全文引用的方式并入本文中。

【背景技術】
[0004] 參考現有技術圖1，展示使用刷洗來校正所檢測錯誤的現有技術存儲器的功能框圖。刷洗是一種使用添加到數據本身的額外信息位（即，冗余信息）來識別數據是否具有任何錯誤且提供借助后臺任務校正所述錯誤的機會的方法，所述后臺任務周期性地檢驗存儲器以找出錯誤且接著使用數據的副本來校正所述錯誤。其減小單一可校正錯誤將積累的可能性；因此，減小不可校正錯誤的風險。冗余信息的實例包含與所述數據相關聯的奇偶位及錯誤校正碼（ECC)位。漢明碼是可用于檢測并校正字中的單錯誤（單錯誤校正，SEC)且執行雙錯誤檢測（DET)的流行ECC碼。此碼無法執行雙錯誤校正，因為ECC中不存在足以確切地定位哪些位具有錯誤的信息。舉例來說，漢明（7,4)碼將4個數據位編碼成總共7 個位，例如，其中3個奇偶位用于SE⑶EC ECC。刷洗利用ECC來進行SEC。可檢查存儲器以通過讀取具有奇偶位的數據并操作ECC算法以檢測并校正單位錯誤來找出錯誤。接著可將經校正數據連同奇偶位一起寫回到存儲器中以作為經校正數據，因此刷掉原始數據錯誤。
[0005] 刷洗對于檢查存儲器以找出單位錯誤係有用的，但其對于校正與其相關聯的數據的一個以上單位并不有效。單位錯誤可由于弱存儲器單元（例如，泄漏柵極）或由于單一倒轉事件（例如隨機a粒子擊中（APH)，其通過使一位翻轉而導致軟錯誤）而出現。刷洗有助于對因隨機軟錯誤所致的這些經隨機翻轉位進行復位。然而，盡管可能是間歇的，但弱存儲器單元將重復地返回有錯誤數據。即使ECC可校正單一弱存儲器單元，也存在以下風險：隨機軟錯誤可在刷洗校正錯誤中的任一者之前出現在也具有弱存儲器單元的字中。此可導致對于與ECC相關聯的數據串發生兩個或兩個以上位錯誤，從而導致不可恢復的錯誤。此時，所述給定數據部分的錯誤將為不可校正的，且可舍棄一幀或包，或者可需要中斷或再發送請求，或在最壞情況中，系統可崩潰。雙位錯誤的實例包含在與遭受APH的另一存儲器單元相同的存儲器部分中或在與新出現的第二弱單元相同的存儲器部分中的一個弱單元。
[0006] 在此情形中，可通過使芯片下線并執行測試來測試存儲器，從而導致系統中斷及停機時間。芯片可通過測試，但被認為不具有充足可靠性來繼續服務。否則，其可由于其性能的不可預測性、對所需系統可靠性及運行時間的所感知未來降級威脅或簡單地由于缺乏冗余存儲器資源（RMR)(因先前對RMR的消耗或RMR的不充足能力）而被判斷為無法工作。
【發明內容】

[0007] 本發明呈現用于后臺內建自測試（BBIST)的系統、方法及設備。另外，本發明呈現用于使用BBIST的結果進行后臺內建自診斷（BBISD)的系統、方法及設備。此外，本發明還呈現用于后臺內建自修復（BBISR)的系統、方法及設備以修理在BBIST及BBISD中發現的問題及故障。可單獨地或共同地利用稱為彈性存儲器的這些不同實施例。當聚集在一起時，這三種能力共同地稱為內建自測試/診斷/修復（BBISTDR)或"BBIST-DR"或"BBIST-修正程序"套件，對于提供獨立且自足、非中斷、高可靠性及長壽命存儲器是極其有效的。
[0008] 內建自測試/診斷/修復/刷洗為自監視及自管理的以在后臺中實時地且與存儲器的正常數據操作并行地透明地操作，而不會有任何性能降級或系統中斷。此操作在對不滿足其規格的失效存儲器組件及使用超出規格要求（例如，應力測試）的經邊際化參數進行應力測試的弱存儲器組件兩者的測試時繼續。目的是在所估計、所預測或實際故障之前極早地以預防性維護（PM)方式識別、診斷及替換失效或弱組件。對整個芯片或模塊的局部化受測試電路（CUT)部分實施經邊際化參數，同時在不添加等待時間的情況下在規格參數內同時、獨立及可靠地操作鄰近及周圍存儲器。除BBIST-DR功能性的累積益處之外，任選地使用ECC刷洗存儲器也結合BBIST-DR套件一起使用以識別單事件倒轉，例如a粒子擊中。這是因為甚至無故障且從弱單元選出的存儲器也可經受a粒子擊中。本發明設備、系統及方法的所得益處包含：存儲器本身（無論是獨立的模塊還是集成于較大芯片中，例如，單芯片系統（S0C))以及線卡、卡盤、服務器及通信基礎結構的后續組合件的倍增可靠性、延長的壽命、經改進的合格率、減少的停機時間、較準確的預測分析及長交貨前置時間PM、減少的成本、經改進的服務等。
[0009] 本發明適用于任何類型的存儲器而不管形狀因子如何，其中實例包含：獨立式、商品、智慧型、智能RAM、嵌入式、高速緩存式、堆疊式、基于模塊等類型的存儲器，且不管構造類型如何，例如：動態隨機存取存儲器（DRAM)、靜態RAM(SRAM)、嵌入式DRAM(eDRAM或 1T-SRAM)、磁性存儲器（MRAM)、非易失性存儲器（NVM)(例如快閃）、相變存儲器（PRAM)、單次可編程存儲器（OTP)等。本發明也適用于其它數據存儲裝置，例如接口鎖存器、寄存器、觸發器等，無論是位于芯片的核心中還是在一些情形中位于可結合聯合測試行動群組 (JTAG)協議進行應力測試、診斷及修復的接口處。
[0010] 系統的第一部分BBIST可用作獨立設備/方法或可由主機管理。作為獨立單元，可在內部存儲測試結果直到非操作故障較確信或即將來臨為止。或者，可將結果傳遞到主機或離線預防性維護（PM)管理器。BBIST還可結合BBISD -起使用以提供測試結果的評估。最終，BBIST可與BBISD及BBISR -起使用以提供修復機制的全部套件。
[0011] 重要地，在一個實施例中，測試、診斷及修復功能中的一或多者可以任何組合編程以用于程序、算法、閾值、報告協議等的后續產生或現場更新。結果為"可編程"內建自測試 (P-BBIST)、可編程內建自診斷（P-BBISD)及/或可編程內建自修復（P-BBISR)。共同地，功能的可編程套件稱為P-BBIST-DR或"P-BBIST修正程序"。
[0012] 顧名思義，測試、診斷及修復（TDR)的三個選項可配置以（例如）原位地（在正常數據操作的后臺中）進行。也就是說，TDR操作在操作期間對于主機為透明的且難以辨認的，除非主機期望結果及狀態。在操作中，線卡上的操作實施本描述的存儲器的主機可能并不知曉所述存儲器中曾存在問題，因為所提供數據的時序、數量及質量顯現為未改變的，甚至在測試、診斷及/或修復可能正在進展中。所述主機還具有連續地監視后臺修復操作的狀態的選項。鑒于此能力，TDR系統防止在現場一部分的重大或災難性故障的不受歡迎的意外事件。而是，本發明提供現場替換的極早預測，其中預測算法考慮到故障的速率（無論是線性的還是幾何的）、啟發法及資源管理，借此允許可靠且具成本效益的經調度PM替換。
[0013] 通過具有高速緩沖存儲器、可調整裝置參數設定及用以實施程序及算法的邏輯提供BBIST。高速緩沖存儲器為來自經擬定用于測試的主存儲器（MM)部分（例如，也稱為"目標"受測試存儲器（TMUT)的⑶T)的數據的暫時儲區。使用可調整硬件（例如可調整PLL、 DLL、多電壓電平源、可變電荷泵）且使用傳感器，可調整參數設定可為所要的任何類別，例如時間、電壓、溫度等。其用于調整或從中進行選擇及/或用于感測對在存取期間所涉及的性能操作的邊際，例如刷新周期、驅動電壓及時間、感測電壓及時間、轉換速率、循環速率及時間以及操作溫度。可調整設備參數設定應用于所要的任何粒度基礎，例如，位、字、多個字、字線等，這按照允許其在所述基礎上的選擇性的架構。舉例來說，字大小的存儲器單元部分可具有可經由多路復用或經由門控啟用或旗標位配置或選擇的驅動電壓設定，所述驅動電壓設定僅僅對擬定用于測試的存儲器單元字部分進行應力或邊際測試。
[0014] 用于P-BBIST-DR的任何部分的程序及算法的邏輯可為實施為定制或RTL邏輯的有限狀態機（FSM)或使用基于固件或軟件的指令的控制器/處理器實施方案。在操作中，在TMUT周圍存取的數據使用時間及電壓等的規格設定操作，而針對所述TMUT將時間及電壓的可選擇邊際設定邊際化。對通常在TMUT中的數據的存取通過極穩健高速緩沖存儲器提供以減小測試本身易于受任何錯誤影響的可能性。BBISD由具有若干閾值水平及用以實施程序及算法的邏輯以及用于執行診斷的決策點的設備提供。BBISD從BBIST接收測試數據結果。基于啟發法、統計、線性二次估計（LQE)(例如卡爾曼濾波及用于預測的各種其它濾波技術）而使用邏輯及參數設定連同可用修復資源的庫存，BBISD做出診斷且將修復指令提供到BBISR。BBISD還考慮故障的型式，例如接近性、時間、原因及其它相關變量。診斷設備具有用以存儲這些型式及結果的存儲器。
[0015] BBISR在芯片上包含一或多個修復資源，包含傳統冗余存儲器（冊)，例如，具有與主存儲器相同的構造，且任選地包含一種其它形式的替換存儲器資源，例如，相同或不同構造類型的所要粒度的層次或共享存儲器（SM)資源。在一個實施例中，MM為以若干行（R)及若干列（C)布置以形成R*C大小的存儲器的存儲器單元矩陣。同樣地，RM為一或多個冗余存儲器行（RMR)X -或多個冗余存儲器列（RMC)的陣列或矩陣，其提供RMR*RMC的冗余存儲器大小。最終，SM為具有冗余共享行（RSR)乘以冗余共享列（RSC)的大小的存儲器陣列 /矩陣，其具有RSR*RSC形式的冗余共享存儲器大小的大小。
[0016] 用于BBIST、BBISD及/或BBISR的后臺操作為機會式的，因為其等待其中可執行一或多個操作的時隙（例如開式循環），所述一或多個操作例如為：拷貝、設定旗標、調整計數器、操作測試、診斷結果、更新地址表及指針、重新加載數據、啟用替換存儲器及激活替換存儲器。為了使得后臺TDR操作對于主機為透明的，在重復過程中的自由循環期間一次一個部分地移動TMUT (例如字線），例如，一次一個字地。因此，TMUT的部分可在其在主存儲器或冗余存儲器中的儲區與用于容納數據的暫時高速緩沖存儲器之間分裂，同時稍后測試物理主存儲器及冗余存儲器。邏輯追蹤TMUT的個別部分的進展及位置，以使得可將外部存取引導到所要的實際數據的正確位置。通過與不和TDR相關聯的典型存儲器操作并行地執行TDR操作，可減少或消除與TDR相關聯的等待時間。

【專利附圖】

【附圖說明】
[0017] 實例性實施例是以圖解的方式圖解說明且并不受附圖的各圖限制，附圖中：
[0018] 圖1是使用刷洗來校正經檢測錯誤的現有技術存儲器的功能框圖。
[0019] 圖2A是根據一或多個實施例具有后臺內建自測試（BBIST)的集成電路的框圖。
[0020] 圖2B是根據一或多個實施例具有帶有集成式后臺內建自診斷（BBISD)的BBIST 且具有后臺內建自修復（BBISR)的集成電路的框圖。
[0021] 圖2C是根據一或多個實施例具有可編程的BBIST且具有刷洗操作的集成電路的框圖。
[0022] 圖2D是根據一或多個實施例具有包含88131\88130、88131?、可編程性及刷洗操作的特征的超集的集成電路的框圖。
[0023] 圖3A是根據一或多個實施例用于引導對適當物理存儲器位置的存取的仲裁器的框圖。
[0024] 圖3B到3C是根據一或多個實施例用于對測試操作進行定序的分別呈不可編程及可編程配置兩者的后臺BIST控制器（BBC)的框圖。
[0025] 圖3D到3E是根據一或多個實施例用于診斷BBIST的結果的分別呈不可編程及可編程配置兩者的后臺內建自診斷模塊（BBISDM)的框圖。
[0026] 圖3F到3G為根據一或多個實施例用于修復存儲器的分別呈不可編程及可編程配置兩者的后臺內建自修復模塊（BBISRM)的框圖。
[0027] 圖4是根據一或多個實施例的多分區存儲器芯片上的分布式BBIST的框圖。
[0028] 圖5A是根據一或多個實施例具有可調整參數設定的存儲器芯片的多庫分區上的分布式BBIST的圖。
[0029] 圖5B到5C分別為根據一或多個實施例具有針對可選擇電力供應及可選擇刷新周期的可調整或可選擇性能水平的存取電路的圖。
[0030] 圖ro是根據一或多個實施例用于測試存儲器單元及相關硬件的響應時間的可選擇延遲信號電路的圖。
[0031] 圖6A是根據一或多個實施例的并排（SBS)多芯片模塊（MCM)的框圖，所述MCM帶有具有BBIST的一個芯片及具有BBISTR的另一芯片。
[0032] 圖6B是根據一或多個實施例的SBS MCM的框圖，所述SBS MCM具有獨立芯片 BBISTR且具有不具有BBIST、BBISD、BBISR的遺留存儲器芯片。
[0033] 圖6C是一或多個實施例的MCM的框圖，所述MCM具有獨立芯片冗余存儲器資源且具有帶有BBIST或BBISTR的存儲器芯片。
[0034] 圖6D是根據一或多個實施例具有多個芯片的混合堆疊式MCM的框圖，所述多個芯片在其之間具有穿硅通孔（TSV)，其中所述芯片中的至少一者具有BBIST。
[0035] 圖6E是根據一或多個實施例具有中介層的混合堆疊式層疊封裝（POP)MCM的框圖。
[0036] 圖7A是根據一或多個實施例具有獨立BBISTR芯片的線卡的框圖，所述獨立 BBISTR芯片耦合到遺留主機及不具有BBISTR的遺留存儲器芯片及/或遺留MCM。
[0037] 圖7B是根據一或多個實施例具有一或多個彈性存儲器芯片及/或MCM(其中至少一者具有BBISTR)及遺留主機的線卡的框圖。
[0038] 圖7C是根據一或多個實施例具有帶有BBISTR的主機及不具有BBISTR的遺留存儲器芯片及/或遺留MCM的線卡的框圖。
[0039] 圖7D是根據一或多個實施例的線卡的框圖，其中所有組件均具有BBISTR，包含主機及存儲器芯片及/或MCM。
[0040] 圖7E是根據一或多個實施例的線卡的框圖，其中所有組件均具有BBISTR，包含主機及存儲器芯片及/或MCM，且所述線卡具有匯編級共享存儲器資源（SMR)。
[0041] 圖8是根據一或多個實施例圖解說明與經邊際化參數水平相交以在存儲器單元的預期壽命期間提早識別弱單元的存儲器單元的降級的曲線圖。
[0042] 圖9A是根據一或多個實施例圖解說明在彈性存儲器中的不同位置中并行發生的 BBIST、BBISD、BBISR及刷洗的可配置操作的流程圖。
[0043] 圖9B是根據一或多個實施例圖解說明隨時間可配置地在示范性存儲器單元上發生的BBIST、BBISD、BBISR及刷洗的可配置操作的流程圖。
[0044] 圖9C是根據一或多個實施例用于存取具有BBIST及BBISR的存儲器裝置中的物理或虛擬存儲器的不同部分的流程圖。
[0045] 圖10A及10B是根據一或多個實施例圖解說明對存儲器的BBIST的管理操作的流程圖。
[0046] 圖10C是根據一或多個實施例圖解說明對存儲器的BBIST的測試部分的操作的流程圖。
[0047] 圖11是根據一或多個實施例圖解說明對存儲器的BBISD的操作的流程圖。
[0048] 圖12是根據一或多個實施例圖解說明BBISR的操作的流程圖。
[0049] 圖13是示根據一或多個實施例圖解說明使用ECC對存儲器的刷洗操作的流程圖。
[0050] 圖14A是根據一或多個實施例不具有修復特征的存儲器1C的雙對數曲線圖，所述存儲器1C由于來自早期故障率及來自降級位的故障而未能滿足其預期壽命。
[0051] 圖14B是根據一或多個實施例具有BBIST、BBISD及BBISR的存儲器1C的雙對數曲線圖，所述存儲器1C通過對早期故障率及降級位的故障進行后臺測試及修復而滿足其預期壽命。
[0052] 除非具體指出，否則此描述中所參考的圖式應理解未按比例繪制，以便更清晰地展示本發明的細節。在所有數個視圖中，圖式中的相同參考編號指示相似元件。通過參考結合各圖考慮的詳細描述，本發明的其它特征及優點將顯而易見。

【具體實施方式】
[0053] 現在將詳細參考本技術的實施例，其實例在附圖中加以圖解說明。盡管將結合各種實施例來描述本技術，但將理解，所述實施例并非意欲將本技術限制于這些實施例。相反，本技術意欲涵蓋可包含于如所附權利要求書所界定的各種實施例的精神及范圍內的替代方案、修改形式及等效形式。
[0054] 此外，在以下對實施例的描述中，陳述眾多特定細節以便提供對本技術的透徹理解。然而，可在不具有這些特定細節的情況下實踐本技術。在其它實例中，為不使本發明實施例的方面模糊而未詳細描述眾所周知的方法、程序、組件及電路。
[0055] 架構組合
[0056] 圖2A到2D圖解說明半導體芯片中的具有任選可編程性、層次共享存儲器資源及刷洗功能的后臺測試、診斷及修復塊的各種示范性組合。圖2A到2D均由具有彼此耦合的主存儲器（MM)塊204及任選冗余存儲器（RM)塊205的集成電路（IC) 200-A到200-D的共用基線組成。所關注數據線展示為實心箭頭，而所關注命令與指令線由線式箭頭展示。
[0057] RM 205為可配置而以任何所要粒度（例如，字、頁、字線、列或塊）且在任何時間 (例如，在生產測試及燒入中或后來在現場操作中作為離線內建自測試（BIST)或作為在線后臺BIST (BBIST))替換MM 204中的失效存儲器單元的額外存儲器單元塊。RM 205通常為與MM 204相同的存儲器單元構造（例如，DRAM、SRAM、eDRAM等），但在另一實施例中可為不同存儲器單元構造。可視額外開銷及可靠性權衡的需要而將RM 205的粒度架構化為任何大小，其中RM 205的一個實施例具有1個列寬度及存儲器模塊MEMM0D深度的一半（例如，72位寬/字及32個字線深，達總共2304個位）的粒度。
[0058] 仲裁器塊300耦合到麗204、RM 205及暫時存儲器（TM) 214以便路由對麗204、 RM 205或TM 214的正確物理存儲器位置的外部存取。仲裁器塊300包含用于查找表或映射的比較器、邏輯與存儲器以實施在圖9C中描述的用于存取的流程圖操作。在后續圖3中也進一步圖解說明仲裁器300。
[0059]在本實施例中，將 BBIST 模塊（BBISTM)350-A、350-B 及 P-BBISTM 351-A、351-B 展示為用于MM 204及RM 205的集中式單一測試塊，但其非常適合于分布式架構，如后續圖4 及 5 中所圖解說明。BBISTM 350-A、350-B 及 P-BBISTM 351-A、351-B 耦合到 ARB 300、MM 204中的存儲器存取控制器（MAC)及RM 205以便執行后續流程圖圖10A到10B中所描述的多個測試功能，例如：確定何時存在時隙或自由循環以執行測試算法的離散部分、從麗 204或RM 205檢索目標受測試存儲器（TMUT)及對MM 204或RM 205中的物理存儲器執行測試。
[0060] 在一個實施例中，TM 214為與MM 204相同的存儲器單元構造及大小，而另一實施例利用不同的較穩健存儲器單元大小或構造以便免于單事件倒轉，例如APH。也就是說，穩健TM 214為與麗204相同的構造，但較大，例如麗204及TM 214兩者均為eDRAM，但TM 214具有較大電容器，從而提供較多電荷以保持邏輯電平且因此提供對APH或其它擾動的較大抵抗性。或者，穩健TM 214像MM 204-樣為SRAM，但具有較厚柵極氧化物及較寬溝道。在又一實施例中，TM 214為比MM 204穩健或穩健得多的不同存儲器單元構造或類型以便免于單事件倒轉（例如APH)，例如，MM 204為eDRAM、DRAM或SRAM，而TM 214為觸發器、寄存器或鎖存器。取決于正測試的存儲器的粒度大小，TM 214可由于其較高可靠性要求及其少得多的存儲器單元而證明大小穩健性的權衡是合理的。在一個實施例中，MM 204的每一分區的每一塊中的目標受測試存儲器（TMUT)的部分為具有16個列或字的單一字線，其中每一字具有72個位，借此導致存儲相同數量的位的1152個存儲器單元的TMUT。相比之下，從其測試給定TMUT的MM 204的庫部分具有32個存儲器模塊（MEMM0D)，其中每一 MEMM0D 具有64個字線，其中每一字線具有16個字，且其中每一字具有72位，達相當于2. 359兆位的存儲器單元。換句話說，由于TM 214所需的額外開銷為MM 204的約1/64*1/32或約 0.5%。因此，裸片面積不因在TM 214中具有為MM 204的存儲器單元的兩倍或甚至比其大一數量級（所述量值由提供穩健性的經驗數據決定）的存儲器單元而受顯著影響。
[0061] 由TDR后臺組件（無論是后臺BBIST、BBISD及/或BBIST)造成的對外部存取的等待時間影響可配置以通過與現有數據存取及相關操作（例如，冗余存儲器查找、字線預充電等）并行地（例如，在后臺中）耦合及操作后臺組件來最小化或消除。因此，后臺組件對于用戶透明地進行操作。在另一實施例中，后臺組件的任何部分可通過使后臺組件部分地或完全地與現有數據存取操作連續地操作而以部分等待時間增加或完全等待時間增加來操作。機會式地（也就是說，當開式循環或時隙可用時）執行僅與后臺測試及修復相關聯的操作，以便不在接收到外部存取時形成忙碌狀態。其還可經架構化以使得內部存取速率高于針對用戶規定的速率，因此保證后臺BIST將具有循環來進行測試及修復，而不會有用戶帶寬的任何降級。
[0062] IC 200-A到200-D可包括使用存儲器的任何應用，例如：具有嵌入式存儲器的微處理器、微控制器等；具有嵌入式存儲器的可重新配置裝置，例如現場可編程邏輯裝置 (FPGA)、可編程邏輯裝置（PLD)等；存儲器高速緩沖存儲器，例如L1或L2高速緩沖存儲器。或者，IC 200-A到200-D可為：使用商品麗204及RM 20的定制存儲器芯片；具有例如統計、讀取-修改-寫入（RMW)等板上操作的"彈性存儲器"、內容可尋址存儲器（CAM)等；或其它專門存儲器芯片。IC 200-A到200-D還可在模塊中彼此以任何組合使用，因為其可彼此獨立地操作，如后續圖6A到6E中所圖解說明。
[0063] 不可編程TDR后臺組件（例如BBIST 350、BBISD 360及/或BBISR 370)具有編程于其中的默認指令及閾值。相比之下，可編程TDR組件（例如P-BBIST 35UP-BBISD 361 及/或P-BBISR 371)包含用于可編程指令、閾值設定及/或結果的存儲器存儲裝置，例如寄存器或NVM。其還可包含經由專用指令線或經由幀的控制包或通過專用端口（例如串行外圍接口（SPI))的外部通信鏈路。
[0064] 所有 BBISTM 350-A、350-B 及 P-BBISTM 351-A、351-B 具有實施在圖 10A 到 10C 中所描述的BBIST的流程圖操作的邏輯（定制或RTL)及任選寄存器。下文中描述圖2A到2D 之間的差異。
[0065] 現在參考圖2A，展示根據一或多個實施例具有基線BBISTM 350-A的集成電路的框圖。基線BBISTM 350-A包含定制邏輯或RTL的FSM，所述FSM執行在后續圖3B到3E及圖5中所描述的與MM 204(包含其內建存儲器存取控制器（MAC))介接的操作序列。基線 BBISTM 350-A不包含診斷塊BBISD或修復塊BBISR，且因此作為以下任一者而操作：作為具有需要修理的故障或弱點的地址的識別符，或當閾值（例如，待處理弱點的數量）將導致不可恢復的數據（例如，通過ECC保護的給定存儲器部分的兩位故障）時作為對用戶的早期警告PM機制。通過向用戶/主機報告失效/將失效地址，用戶/主機可具有較小的地址群要檢查以進行校正，例如，并非針對來自存儲器的每一數據部分使用EDC，而是用戶/主機僅需要每存儲器BBIST針對具有弱或失效存儲器單元的經識別數據部分使用EDC，借此節省電力且減少主機處的每秒操作（0PS)。經由中斷或經由數據線/總線上的嵌入式CMD或單獨控制線（未展示）來實現向主機（用戶）報告。BBISTM305-A任選地可配置以在數量及/或地址位置方面記錄芯片上NVM中的故障以用于后續事后分析，例如，其中在后續圖中所展示的BBISTM中的寄存器為非易失性的。
[0066] 現在參考圖2B，展示根據一或多個實施例具有帶有集成式后臺內建自診斷 (BBISD)及后臺內建自修復（BBISR)的BBIST的集成電路的框圖。BBISTM 350-B在其中并入有嵌入式BBISD 360且耦合到BBISRM 37CLBBISDM 360包含額外邏輯及任選寄存器以實施如圖10C中所描述的BBISD的額外流程圖操作。診斷特征提供對來自BBISTM350-B的弱及失效存儲器單元的測試結果的智能分析。舉例來說，冗余存儲器資源的配給可基于失效/ 弱單元數據，例如：弱點或故障的質量、數量、嚴重性、接近性、分組、時間性、降級速率等及那些因子之間的相互作用。結果為1C(例如，存儲器）的較準確診斷、預測、修復及最終較長使用壽命。BBISD 360針對低等待時間實施例使用硬編碼邏輯來實現圖10C中的流程圖的操作以尋找如后續圖3D中所描述的圖案，但也可使用基于微控制器的碼來實施本發明。 [0067] 另外，圖2B包含稱為全局位冗余（GBR) 250的層次全局共享存儲器資源，其耦合到8813冊370、八1? 300及任選全局地址存儲表仏31')220。簡單地說，681? 250包含仲裁器252及全局存儲器資源或GBR存儲器（GM) 254。在本實施例中，GM 254為單位分辨率修復，但在其它實施例中，可為更大分辨率，例如，多個位、一字等。GMR 254中的所存儲位及地址的數量可按應用針對在其壽命內的預期故障數量而修整。BBISRM370耦合到GBR 250 以指示哪些失效/弱存儲器單元將通過在AST 220中存儲及存取其地址而在傳出數據業務中替換。也就是說，對于外部存取，在讀取MM 204且指向TM 214或RM 205的任何指針代入由生產或現場修復引起的虛擬存儲器值之后，GBR 250對輸出數據流的最終篩選可個別地匹配具有有錯誤位的地址且代入準確數據位。此GBR修復可保存在其它方面完全發揮作用的1C，所述1C具有使得其變得不可靠的一或多個單位錯誤，例如，對于不具有用于現場的離線測試的帶寬或已消耗所有其擬定用于給定存儲器庫的RM資源的1C。存儲器修復的層次是首先RM 205在塊基礎上替換有錯誤MM204存儲器單元且其次GBR 250使用 GM 254在位基礎上替換有錯誤MM 204或有錯誤RM 205。在后續圖4中及在由迪帕克?西科達（Dipak Sikdar)等人在2012年9月18日申請的標題為"共享存儲器冗余（Shared Memory Redundancy) "的第61/702, 253號同在申請中美國臨時專利申請案（代理人檔案號 MP-1214-PR1)中提供更多細節，所述申請案也以全文引用的方式并入本文中。
[0068] 現在參考圖2C，展示根據一或多個實施例具有為可編程的BBIST且具有任選刷洗操作的集成電路的框圖。P-BBIST塊或模塊（P-BBISTM)351-A耦合到類似于圖2A的仲裁器300及了11214。耦合于用戶與？-8815了113514之間的任選控制線（(^1^)209允許程序指令、閾值、參數等從用戶到IC 200-C的機會式傳遞，或使用戶起始BBIST、BBISD及/或 BBISR，例如，在用戶注意到一連串壞數據且希望調查存儲器的情況下。P-BBISTM 351-A的可編程方面允許在不中斷正對MM 204及RM 205執行的測試的情況下進行靈活且即時或實時調整以便適應于改變的現場條件或來自用戶的需要。
[0069] 圖2C及2D中的刷洗操作為檢索存儲器部分的操作，機會式地讀取且接著通過錯誤檢測與校正（EDC)算法處理所述存儲器部分，并將其與原始存儲的數據進行比較以識別并替換任何有錯誤位。刷洗操作通常經執行以識別任何單事件倒轉，例如APH。除由本文中所圖解說明的以下各項的配置及組合提供的錯誤檢測及/或校正層以外，還在本發明中包含刷洗操作來作為任選層次錯誤檢測及/或校正層：BBISTM 350-A、350-B ;BBISDM360 ; BBISRM 370;P-BBISTM 351-A、351-B;P-BBISDM 361;及 P-BBISRM 371，以進一步確保可靠數據。這是因為即使本發明的后臺測試及修復設備以及方法確保無失效及弱存儲器單元的存儲器，刷洗對于檢測及/或校正來自APH的單事件倒轉仍為有用的。代替針對例如APH 的稀有事件使用ECC位，在一個實施例中使用較低額外開銷單奇偶位來提供對單事件倒轉的檢測但非校正。使用MM 204中的MAC或替代地使用不可編程或可編程BBIST 350-A或 MM 204中的專用邏輯來實施刷洗操作。
[0070] 現在參考圖2D，展示根據一或多個實施例具有包含以下各項的特征的超集的集成電路的框圖：？-88151\?-88150、？-88151?、可編程性及刷洗操作。此實施例包含如在先前各圖中提供的適用塊及描述。P-BBISRM 371任選地耦合到刷洗功能210及RM 205以實現增加的控制及功能性，借此允許正對可具有進一步弱化單元的傾向的原始存儲器及經替換存儲器進行的修復與后隨刷洗操作之間的接口。
[0071] 盡管圖2C及2D中圖解說明使用ECC的刷洗操作，但本實施例不需要使用刷洗且能夠避免在不必要時使用ECC位（假定早期檢測及修復了弱存儲器單元），因此避免失效存儲器單元的出現。因此，將存儲器的額外開銷減少原本用于給定數據部分的ECC位的數量，例如，消除用于64位數據的ECC碼的八⑶個額外位，實現額外開銷的10%減少。此可轉變成針對給定裸片大小的較大可用存儲器大小或針對給定可用存儲器大小的較小裸片。然而，本發明不排除ECC，且可任選地使用在有或無邊際的情況下讀取的此信息來早期地檢測、校正及修復錯誤，借此確保數據完整性而無用戶讀取/寫入故障。
[0072]仲裁器
[0073] 現在參考圖3A，展示根據一或多個實施例用于引導對適當物理存儲器位置的存取的仲裁器300的框圖。仲裁器300包含并列耦合的比較器304、306以接收外部地址并將所述外部地址與1C上的物理存儲器地址位置進行比較以找出命中，也就是說，匹配。在比較器304中，將外部地址與來自其內容已由冗余存儲器205的對應內容替換的主存儲器204 的地址進行比較。其內容現在存儲于冗余存儲器中的主存儲器中的地址暫時存儲于易失性存儲器中或永久存儲于eFUSE陣列中，此兩者的地址存在于eFUSE MAP ADDR 303中。第二比較器306接收外部地址并將其與BBIST的目標受測試存儲器（TMUT)的地址（例如，存儲于BBIST地址存儲器307中的對應于在測試TMUT時暫時從麗204或RM 205移動到TM 214的數據的地址）進行比較。因此，選擇器308經耦合以接收兩個比較器304、306的結果且經耦合以驅動交換器（例如，多路復用器310及312)。這些多路復用器選擇最高優先級地址及供數據到正確物理位置（例如，到MM204/RM 205或到TM 214)的適當路由。選擇器 308具有以下優先級排序：i)如果存在匹配，那么TM 214存儲器為最高優先級，因為TMUT 可為MM 204或RM 205 ;ii)如果存在匹配，那么RM 205為第二優先級，因為其取代其所替換的MM 204地址；iii)MM204為最低優先級，因為是通常存儲數據的原始存儲器位置（展示為TM > RM > MM)。重申，如果外部地址未受測試且尚未修復于冗余存儲器中，那么通過消除過程，物理地址處于MM 204中。通過使用于TM 214的比較器306與用于MM 204/RM 205的比較器304并行操作，本實施例使得對TMUT的此BBIST檢查對于用戶為透明的。
[0074] 假定（例如）如后續圖5中所圖解說明的分段式存儲器架構，其具有MOD 0到MOD N的存儲器模塊（MEMM0D)，其中N > 1且在本實施例中為32,且其中每一存儲器模塊具有M 個字線（WL)，其中MS 1且在本實施例中為64,且其中每一字線包括C個列或字，其中C3 1 且在本實施例中為16,且其中每一字由W個位構成，其中1且在本實施例中為72個位，貝1JARB 300對于存儲器的給定分區及給定庫為特定的。因此，比較器304、306僅需要將外部地址的MEMMOD [4 :0]、WL[5 :0]及字[3 :0]與eFUSE映射地址及來自BIST的TMUT地址進行比較以確定是否存在匹配。如果TMUT未完全從MM 204或RM 205傳送到TM 214中，那么確實需要比較地址的列部分以確定數據駐存于MM 204還是TM 214中，此取決于傳送操作是在何處停止的。如果TMUT完全從MM 204或RM 205傳送到TM 214中，那么不需要比較列地址，因為WL的所有數據均位于TM 214中。當TMUT完全傳送到TM 214時，將BBIST地址塊307中的重新引導校驗位設定為高，因此消除列比較且節省電力及時間。為了幫助減少等待時間，如果MEMMOD在其開始比較操作時且在其完成所述操作之前在RM地址比較器 304及TM地址比較器306兩者中具有命中，那么對RM及TM兩者中的適當字線的存取可在完成304、306中的比較操作之前并行開始。此減少字線的均衡及預充電所需的等待時間。 [0075]后臺測試模塊
[0076] 現在參考圖3B到3C，展示根據一或多個實施例用于對測試操作進行定序的后臺 BIST 控制器（BBC)模塊（BBISTM)350 及可編程 BBISTM(P-BBISTM)351 的框圖。BBC350 及 351的共用基線部分包含用于狀態及設定的寄存器352,其耦合到用于計數通過待測試的存儲器部分（例如，字線中的多個字及（例如）給定MM 204中的多個字線以及最后MM 204 的給定分區的庫內部的多個MEMMOD)的計數器353。比較器355耦合到將數據存儲于存儲器中的查找表（LUT) 354及計數器353以確定TMUT的范圍內的當前地址位置。邏輯356耦合到所展示的組件以實現在圖9C及10A到10C中所描述的流程圖的操作。BBISTM(BBC)350 具有包含以下各項的I/O:圖5A的REMAP REGS 506-0到506-N(等效于圖3A的BBIST ADDR 307)，其用于存儲TMUT的地址，接著將所述地址提供到圖3A的比較器306。BBISTM 350 具有用于接收外部存取信息的I/O 350-Z、用于介接MM 204的MAC的I/O 350-B以便規定 MAC在來自外部存取的自由循環期間對麗或RM中的TMUT的存取及刷新操作。因此，來自 BBISTM 350的操作與外部存取及管理物理存儲器MM 204、RM 205及TM 214的MAC操作交錯。BBIST 350還具有用于可調整參數（例如，有效或旗標位）、實現可調整或可選擇參數水平的選擇或啟用信號的輸出350-D。寄存器可含有默認參數設定（例如待選擇的電壓電平）或針對不同測試類型的不同刷新周期（例如，針對具有低現場小時數的存儲器的較嚴格刷新周期或針對具有高現場小時數的存儲器的較不嚴格刷新周期，此兩者均超出規格刷新周期）。計數器353及LUT 354指示進展通過若干個可能連續及/或組合測試參數（例如，電壓測試、刷新測試、循環時間測試等）中的一者的TMUT的目前狀態。舉例來說，LUT可列出地址及存儲器模塊及線編號以及已測試何種編號的測試，例如測試1-欠電壓=通過，測試2-過電壓=通過，測試3-擴展刷新周期=在過程中，字線4失效，字線5為TMUT等。 BBISTM350識別（例如）選自LUT 354的給定可調整參數及參數水平并在適于將其施加到 TMUT的時序將其以可調整或可選擇參數水平傳遞到適當電路，如后續圖5B及5C中所展示。舉例來說，供應電壓及經減小供應電壓選項為可用的，且當機會式地選擇TMUT以用于寫入時，接著與TMUT WL地址相關聯的選擇位挑選經減小Vdd而非規格Vdd以便對TMUT進行應力測試。可從主機接收外部命令350-M以按照主機的決定來起始測試。
[0077] 現在參考圖3C，圖解說明根據一或多個實施例的BBIST模塊（P-BBISTM) 351的可編程版本。未標示與BBIST 350的輸入/輸出（I/O)相同的輸入/輸出（1/0)，而將獨特1/ 〇標示為 PRGM INSTR 350-F、BBISTM/BBISDM 350-E 及 BBISTM/BBISR 350-1。PRGM INSTR 305-F接收如用戶經由通道（例如串行端口，例如，SPI或JTAG端口；總線；或在主機與IC 之間經由通信協議的SERDES鏈路）提供的指令、參數設定、閾值、測試序列及/或等等。可編程數據存儲于P-BBISTM 351上的局部存儲器中，例如，在耦合到邏輯356-1的配置或參數寄存器357、358中，邏輯356-1除基線邏輯356以外還具有額外電路以適應輸入及可選擇性（例如，多路復用器）以適應可編程數據。可編程配置可提供用于變更邏輯的設定，例如，到多路復用器的用于選擇或停用例如在圖9A到9C及10A到10C中的后續流程圖操作中所提供的測試中的分支的輸入值。可編程閾值還可改變二進制設定，例如，從以下兩個子 Vdd值中的一者挑選：Vdd-y或Vdd-x，其中x>y。或者，可編程數據可為經配置以進行測試的參數中的任一者的定量值（例如，圖5B中所展示的局部偏置572的值）或用于抑制刷新 TMUT的啟用信號的循環的可變數目，如圖5C中所展示。在后續圖中，用于BBISTM/BBISDM 350-E 的 I/O 提供 BBISTM 350 或 P-BBISTM 351 與 BBISDM 360 或 P-BBISDM 361 之間的通信。I/O 350-1將測試及診斷結果提供到BBISRM 370以用于實施修復。
[0078] 在以下專利申請案中提供關于可編程特征及其它架構的更多細節：由拉杰什?喬普拉（Rajesh Chopra)等人在2012年9月18日申請的標題為"可編程存儲器內建自修復電路（PROGRAMMABLE MEMORY BMLT IN SELF REPAIR CIRCUIT)"的第61/702, 732 號同在申請中美國臨時專利申請案（代理人檔案號MP-1240-PR1)，及由拉杰什?喬普拉等人在2011年 2月18日申請的標題為"可編程測試引擎（PROGRAMMABLE TEST ENGINE) "的第13/030, 358 號美國專利申請案（代理人檔案號MP-1147)，及由邁克爾?米勒（Michael Miller)等人在2012年6月6日申請的標題為"具有寫入高速緩沖存儲器、BIST及統計功能的高利用率多分區存儲器（HIGH UTILIZATION MULTI-PARTITIONED MEMORY WITH WRITE CACHE，BIST， AND STATISTICS FUNCTIONS)"的第61/702, 732號同在申請中美國臨時專利申請案（代理人檔案號mpl237-PRl)，其中所有所述申請案也以全文引用的方式并入本文中。
[0079] 后臺診斷模塊
[0080] 現在參考圖3D到3E，其為根據一或多個實施例用于診斷BBIST的結果的分別呈不可編程及可編程配置兩者的后臺內建自診斷模塊（BBISDM)的框圖。BBISDM 360及 P-BBISDM 361的共用基線部分包含用于局部診斷結果的寄存器362及通過1/0 BBIST/ BBISD 350-E 到 BBISTM 350 或 P-BBISTM 351 的接口。BBISDM 360 及 P-BBISDM 361 的邏輯部分按照圖11實施用于診斷的流程圖操作。類似于圖3C，BBISDM的可編程版本 (P-BBISDM)361具有用于PRGM INSTR 350-G的1/0,其用于接收呈存儲于配置寄存器367 或參數寄存器368中的配置或參數/閾值的形式的可編程指令。
[0081]BBISDM 360及P-BBISDM 361針對低等待時間實施例使用硬編碼邏輯365及 365-1以按照來自圖11的流程圖操作基于多路復用器中的樹狀選項而尋找導致預定傾向的圖案，例如，多路復用器陣列。可編程閾值可識別診斷準則，例如在圖11中所提供的準則，例如可接受邊際因子、降級速率、基于經驗數據的所計劃冗余存儲器資源模型、故障模式與效應分析（FMEA)等。舉例來說，第一組多路復用器可按照LUT中的位設定確定由 BBISTM 350識別的存儲器單元是否為弱或失效存儲器單元。此后，另一組經級聯的多路復用器可基于比較器分類、繼而基于具有弱或失效存儲器單元的經記錄地址位置的查找表的比較操作而查詢是否存在弱或失效的鄰近存儲器單元。不同故障或弱點圖案可決定每后臺診斷模塊的不同修復模式，其將通過后臺修復模塊及/或對主機的通知來執行。對主機的通知可呈任何形式，例如錯誤寄存器中的旗標、握手協議、中斷信號等。或者，微控制器可執行按照圖11實施診斷的流程圖操作的代碼。
[0082] 后臺修復模塊
[0083] 圖3F到3G為根據一或多個實施例用于修復存儲器的分別呈不可編程及可編程配置兩者的后臺內建自修復模塊（BBISRM)的框圖。BBISRM 370及BBISRM的可編程版本 (P-BBISRM)371的共用基線部分包含用于局部修復結果的寄存器372及通過I/O BBIST/ BBISR 350-1到BBISTM 350或P-BBISTM 351的接口。共用I/O還包含存儲器資源1(MEM RSRC 1)350-J、局部冗余存儲器及任選存儲器資源2(MEM RSRC 2)350-H、GBR存儲器。 BBISRM 370及P-BBISRM 371的邏輯部分376及376-1分別按照圖12實施修復的流程圖操作。類似于圖3C，P-BBISRM 371具有用于接收呈存儲于配置寄存器377或參數寄存器378 中的配置或參數/閾值的形式的可編程指令的I/O PRGM INSTR 350-L。舉例來說，單位修復為不可編程BBISRM 370的默認修復。然而，可編程P-BBISRM 371可經編程以通過提供不同修復層次而對在生產時未預期的新故障模式做出響應，例如，利用冗余存儲器塊來按照經驗數據修復主存儲器的特定位置或部分中的早期故障，借此導致使用存儲器塊的較高效修復。或者，主機可按照圖3F的外部命令350-K提供對主機已識別為弱或失效的地址執行修復的外部請求。
[0084] BBISRM 370、P-BBISRM 371針對低等待時間實施例使用硬編碼邏輯376及376-1 來實施用以實施修復的操作序列。此邏輯還可基于來自BBISDM(診斷）及/或BBISTM(測試）的輸入而決定應利用多個可能修復資源中的哪一者。后續圖4中提供BBISR的一個實施例。或者，微控制器可執行按照圖12實施修復的流程圖操作的代碼。
[0085] 層次共享存儲器資源
[0086] 現在參考圖4,展示根據一或多個實施例的多分區存儲器芯片上的分布式BBISTM 的框圖。1C 400為圖2B的IC 200-B的一個實施例，其中1C 400具有BBISR 370、 BBIST350-B、RM 205、MM 204及GBR 250功能性的實施方案。存儲器核心404包含多個存儲器分區，分區P0500-0到分區PN 500-N，其中N>1。在后續圖5中更全面地圖解說明示范性存儲器庫P0。分割存儲器對于流水線化存儲器存取為有用的，借此允許較慢存儲器并行化于較快接口，例如，到存儲器的SERDES接口。每一分區500-0到500-N包含專用后臺內建自測試/修復模塊（BBISTR)模塊550-0到550-N及專用局部冗余存儲器RM 530-0到 530-N，借此允許每一分區具有獨立的測試及修復設備以及彼此并行的操作。
[0087] BISR引擎430為圖3G的P-BBISRM 371的一個實施例，其具有來自BBIST 426及 /或ECC操作422的1C 400內部輸入，從而體現BBIST/BBISR輸入305-1，且具有經由SPI 端口輸入424來自用戶及/或外部故障（EXT FAULT)428的外部輸入，從而體現來自用戶的外部輸入350-K。BISR引擎430將修復信息保持于體現寄存器372的易失性存儲器439 中，以用于來自每一存儲器分區的冗余存儲器530-0到530-N且用于針對所有存儲器分區輸入使用GBR 452進行修復。BISR引擎430可通過在1C 400現場操作期間采用電荷泵 (CP) 442將修復信息編程到eFUSE 440中而使得修復為永久的。永久地捕獲修復信息的決策可基于內部準則（在停機之前起始）或基于外部用戶決策（例如，經由輸入428的程式指令350-L)。作為eFUSE的替代方案，嵌入式快閃存儲器可用于捕獲易失性存儲器中的所有軟修復且使得其為永久的。
[0088] 將來自IC 400中的并行分割存儲器的輸出向下多路復用到經由數據輸出（DOUT) 多路復用器454展示的兩個端口。全局位替換塊452提供在所有分區500-0到500-N當中共享的全局存儲器修復以便以所有傳出數據可用的單位替換的粒度提供最終層次修復篩選。GBR可取決于修復存儲器的分辨率及由塊452提供的多路復用而采用任何大小的粒度，例如，一對位、一字等，且也如在先前所并入的專利申請案"共享存儲器冗余"中所描述。
[0089] 現在參考圖5A，展示根據一或多個實施例具有可調整參數設定的存儲器芯片的多庫分區上的分布式BBIST的框圖。存儲器分區P0500-0為圖4的1C 400中的多個分區中的一者，所述分區的數目取決于架構、所要的總體存儲器大小及所要的存取速率。存儲器分區500-0包含多個存儲器庫B0到BN(如圖4中所提及，其中N > 1且在一個實施例中為N =31)且包含在逐分區基礎上分布或針對對整個1C的服務為集中式的可調整參數塊540。
[0090] 可調整參數塊540可包含具有與存儲器的操作及存取相關的可調整（ADJ)或可選擇參數的所列電路中的一或多者：延遲鎖定環路（DLL) 541、定時器542、偏置543、刷新 544 (REFR)、電力545 (PWR)、延遲546等以及傳感器，例如，溫度傳感器547 (TEMPSENS)等。后續圖5A中圖解說明可選擇電力供應電平電路的實例，而后續圖5B中圖解說明可調整刷新電路的實例。在一種狀態中，可調整參數塊540中的電路滿足對外部存儲器存取的規格要求。在另一狀態（測試狀態）中，可調整參數塊540中的電路有意地不滿足規格要求以便量化表明（識別并量化）弱或將失效/失效存儲器單元所需的不同參數的邊際及/或篩選出并修復處于由經驗數據提供的預定閾值的存儲器部分以確保存儲器在其整個操作使用壽命中的操作。也就是說，可調整參數塊540中的電路具有擁有規格性能水平邊際的性能水平以便在比規格更苛刻的條件（所述條件可為任何條件，例如，較低驅動電壓、較長刷新周期等）下對存儲器進行應力測試。作為一實例，操作可尋求給定分區中或整個存儲器中的最弱存儲器單元所需的最短刷新周期。另外，BBISTM中的寄存器可存儲及/或傳遞統計信息，例如測試結果分布的方差或標準偏差。
[0091] BBC 550-0為圖3B的基線BBISTM 350的一個實施例，其耦合到：冗余重映射寄存器506-0,其體現I/O 350-A;MAC 504-0,通過其影響包含冗余單元模塊530-0的模塊MOD 0到MOD N中的TMUT，其體現I/O 350-B;暫時存儲器緩沖器522-0,其體現I/O 350-C;及可調整參數540,其體現I/O 350-D。多路復用器523-0、523-N選擇性地捕獲其相應庫的 TMUT。BBC 550具有實施如應用于圖4的圖9C及10A到10C的修復操作的邏輯。
[0092] 可調整測試電路
[0093] 圖5B到5C分別為根據一或多個實施例具有可調整或可選擇性能水平（例如可選擇電力供應及可選擇刷新周期）的存取電路的圖。測試電路的用途是控制TMUT的周圍環境（電或其它方面）及誘發泄漏、邊際化單元的性能、形成寫入或讀取干擾、形成電感性字線間或位線間耦合效應等。存儲器的物理圖案將決定適于TMUT及鄰近單元的測試配置值。字線上的門582 (僅針對TMUT展示）控制每BBISTM啟用哪一字線且任選地接收每BBISTM 何種可選擇參數值，例如，規格內參數或或應力參數。
[0094] 在圖5B中，可選擇電力供應電路544包含耦合到電力Vdd及多路復用器574的局部偏置電路572。多路復用器574在由局部偏置提供的若干個不同電壓選項之間進行選擇，包含規格內電壓電平Vdd、次規格欠電壓電平Vdd-B及超規格過電壓電平Vdd+A。所屬領域的技術人員知曉局部偏置功能，例如，DC-DC轉換器、電阻性電壓降等，基于從BBISTM(例如，BBC 550-0)到受測試電路（例如，圖5A的庫BO中的存儲器模塊MODI的WL 1 (未展示））的控制信號。電路544的電壓電平由MAC或由BBISTM按照以下各表在正確線序列處作為到多路復用器574的輸入而提供。
[0095] 可針對TMUT以及未由主機存取的一或多個鄰近存儲器單元、字線、位線等挑選任何電壓型式以便以所要方式對TMUT加應力或對其進行干擾。舉例來說，以下實施例圖解說明如何使TMUT在存儲器部分（例如，未受測試的WL)之間交錯。TMUT(WL+1)經受具有不同于用于未受測試的存儲器的剩余部分（例如，WL、WL+2等）的那個參數的值的值的參數，例如，電壓、刷新周期等。也就是說，TMUT經受對TMUT的性能加應力且不對周圍未受測試存儲器的性能加應力的參數值，例如，較低驅動電壓、較長刷新周期等。此甚至在存取操作可正發生時也成立，而不管是在未受測試存儲器部分內部還是外部發生。舉例來說，在以下表 1中，如果字線WL+1為TMUT且WL為在其上面的鄰近字線而WL+2為在其下面的鄰近字線，那么WL及WL+2具有規格（SPEC)內電壓，而WL+1具有欠條件或欠電壓條件。表1提供所提及線的接通電壓，例如，以使鄰近WL雙態切換以誘發對TMUT的耦合及干擾。
[0096] 表1-電壓測試型式1

【權利要求】
1. 一種集成電路裝置1C，其包括：主存儲器，其包括多個存儲器單元；暫時存儲器；后臺內建自測試模塊BBISTM，其經配置以選擇所述主存儲器的一部分作為目標受測試存儲器TMUT、將來自所述TMUT的數據高速緩存到所述暫時存儲器中，且對所述TMUT施加測試；且其中所述BBISTM在所述1C于現場操作期間操作以執行外部存取時同時操作。
2. 根據權利要求1所述的1C，其進一步包括：仲裁器，其耦合到所述主存儲器及所述BBISTM，所述仲裁器經配置以在外部存取指向受測試存儲器塊的所述選定部分時提供對暫時存儲器塊的存取，且在所述外部存取指向主存儲器中除受應力測試主存儲器塊的所述部分以外的地址時提供對所述主存儲器的存取。
3. 根據權利要求1所述的1C，其進一步包括：存儲器存取控制器MAC ;且其中：所述BBISTM執行BIST操作；所述MAC執行外部存取；且所述BIST操作與所述外部存取交錯。
4. 根據權利要求3所述的1C，其中所述BBISTM在所述MAC于現場操作期間執行對所述主存儲器的外部存取時對所述主存儲器執行BIST操作。
5. 根據權利要求4所述的1C，其中所述BBISTM并行地執行BIST操作。
6. 根據權利要求4所述的1C，其中所述BIST操作與所述存儲器存取交錯。
7. 根據權利要求1所述的1C，其中對所述暫時存儲器中的所述經高速緩存數據的存取的等待時間小于或等于對所述主存儲器中所含有的所述數據的存取的等待時間。
8. 根據權利要求7所述的1C，其中所述主存儲器經分割，其中每一分區具有彼此耦合的專用暫時存儲器及專用BBISTM以用于彼此并行地執行BIST。
9. 根據權利要求7所述的1C，其中所述多個存儲器分區中的至少兩者中的BIST操作的至少一部分是并行執行的。
10. 根據權利要求1所述的1C，其進一步包括：冗余存儲器，其耦合到所述主存儲器，所述冗余存儲器用于在生產測試期間修復所述主存儲器。
11. 根據權利要求10所述的1C，其中：所述冗余存儲器耦合到所述BBISTM ;且所述BBISTM在所述1C于所述現場操作期間操作以執行對冗余存儲器的外部存取時同時操作。
12. 根據權利要求10所述的1C，其中：所述BBISTM操作以對冗余存儲器執行BIST與MAC操作以對主存儲器或冗余存儲器執行外部存取是并行的。
13. 根據權利要求1所述的1C，其中：所述后臺內建自測試模塊進一步經配置以與所述仲裁器提供對所述暫時存儲器塊的存取并行地施加所述應力測試。
14. 根據權利要求1所述的1C，其中：所述暫時存儲器具有第一存儲器構造或類型，且所述主存儲器具有第二存儲器構造或類型，其中所述第一存儲器構造或類型相比于所述第二存儲器構造或類型較不易受單位數據錯誤影響。
15. 根據權利要求1所述的1C，其中：所述暫時存儲器類型選自由以下各項組成的存儲器類型群組：用于存儲所述經高速緩存數據的靜態隨機存取存儲器、鎖存器及觸發器。
16. 根據權利要求1所述的1C，其中：主存儲器架構提供將所述存儲器部分作為字線或列的可選擇性。
17. 根據權利要求1所述的1C，其進一步包括：存取電路，其耦合到所述主存儲器，所述存取電路具有供在對所述TMUT進行應力測試中使用的可調整或可選擇性能水平。
18. 根據權利要求17所述的1C，其中：具有可調整或可選擇性能水平的所述存取電路選自由以下各項組成的可調整或可選擇電路群組：可調整或可選擇定時器；可調整或可選擇感測放大器；可調整或可選擇延遲鎖定環路DLL ;可調整或可選擇偏置電壓；可調整或可選擇電流泵；及可調整或可選擇電力供應器。
19. 根據權利要求17所述的1C，其進一步包括：至少一個傳感器，其耦合到所述BBISTM，所述傳感器用于提供供在BIST中使用的性能或操作條件。
20. 根據權利要求1所述的1C，其中所述選定存儲器塊包含校驗位，且所述后臺內建自測試模塊進一步經配置以基于所述校驗位而檢測并校正所述選定存儲器塊中所含有的所述數據中的單數據位錯誤。
21. 根據權利要求2所述的1C，其進一步包括：映射表，其耦合到所述仲裁器，所述映射表用于存儲TMUT及RM的地址以供與外部存取的地址進行比較。
22. 根據權利要求1所述的1C，其進一步包括經配置以確定是否將替換所述選定存儲器塊的后臺內建自診斷模塊BBISDM。
23. 根據權利要求1所述的1C，其中所述BBISTM在所述1C于現場操作期間執行外部存取時同時執行BIST操作。
24. 根據權利要求1所述的1C，其中：所述集成電路裝置選自由以下各項組成的1C群組：處理器、協處理器、微控制器、嵌入式處理器、現場可編程邏輯裝置FPGA、可編程邏輯裝置PLD、第二級高速緩沖存儲器、單芯片系統SoC、多處理器及多處理器SoC。
25. 根據權利要求1所述的1C，其中所述1C進一步包括：線性反饋移位寄存器LFSR，其用于對錯誤校正碼ECC執行錯誤檢測與校正EDC ;及存儲器單元，其用于存儲ECC。
26. 根據權利要求1所述的1C，其中所述后臺內建自測試模塊含在第一集成電路裸片中，且其中所述主存儲器含在與所述第一集成電路裸片相異且分離并耦合到所述第一集成電路裸片的第二集成電路裸片中。
27. 根據權利要求1所述的1C，其中所述1C含在存儲器模塊中。
28. 根據權利要求1所述的1C，其中所述1C包含存儲器模塊中的多個集成電路裸片。
29. 根據權利要求1所述的1C，其中所述1C包含堆疊在存儲器模塊中的多個集成電路裸片。
30. 根據權利要求1所述的1C，其中所述主存儲器分布成多個存儲器分區，其中每一存儲器分區具有彼此耦合的專用暫時存儲器及專用BBISTM以用于執行BIST。
31. -種測試集成電路裝置的存儲器的方法，所述方法包括：選擇存儲器的一部分作為目標受測試存儲器TMUT ; 對所述TMUT操作測試；在所述測試之外操作所述存儲器的至少一部分；且其中所述操作所述測試及所述在所述測試之外操作所述存儲器的至少一部分在大致相同時間發生。
32. 根據權利要求31所述的方法，其中：其中所述操作所述測試及所述在所述測試之外操作所述存儲器的至少一部分同時發生。
33. 根據權利要求31所述的方法，其中：其中所述操作所述測試及所述在所述測試之外操作所述存儲器的至少一部分交錯發生。
34. 根據權利要求31所述的方法，其中：所述在所述測試之外操作所述存儲器的至少一部分是針對不與對所述TMUT的所述測試相關聯的內部或外部存取。
35. 根據權利要求31所述的方法，其中：以具有第一值的至少一個參數執行所述對所述TMUT操作所述測試；且以具有第二值的所述至少一個參數執行所述在所述測試之外操作所述存儲器的至少所述部分；且所述第一值不同于所述第二值。
36. 根據權利要求31所述的方法，其中：以多個參數執行所述對所述TMUT操作所述測試，以使得所述多個參數中的每一參數具有相應第一值；且以所述多個參數執行所述在所述測試之外操作所述存儲器的至少所述部分，以使得所述多個參數中的每一參數具有相應第二值；且所述多個參數中的每一參數的所述第一值不同于所述參數的所述第二值。
37. 根據權利要求36所述的方法，其中所述多個參數界定包含所述存儲器的集成電路裸片的PVT拐角。
38. 根據權利要求36所述的方法，其中：所述至少一個參數選自由以下各項組成的參數群組：刷新周期、循環時間、電力供應電壓、偏置電壓、感測電壓、感測時間、轉換速率、預充電電壓、預充電時間、電流速率；及這些參數的任何組合。
39. 根據權利要求35所述的方法，其中：第一水平在規格范圍的標稱設定之外；且第二水平處于所述規格范圍的標稱設定。
40. 根據權利要求35所述的方法，其中：所述第一水平處于所述規格范圍的極限限制；且所述第二水平處于所述規格范圍的標稱設定。
41. 根據權利要求35所述的方法，其中：所述第一水平在所述規格范圍之外；且所述第二水平在所述規格范圍內。
42. 根據權利要求31所述的方法，其中所述對所述TMUT操作所述測試在所述存儲器于現場操作中操作以進行外部存取時發生。
43. 根據權利要求31所述的方法，其進一步包括：將來自所述TMUT的數據高速緩存到暫時存儲器中；及在所述測試之外存取所述存儲器的所述至少一部分的數據；其中由后臺內建自測試模塊BBISTM執行對所述TMUT操作所述測試。
44. 根據權利要求42所述的方法，其中：來自所述TMUT的數據可從所述暫時存儲器存取；所述TMUT經歷測試；且對來自所述TMUT的數據的所述存取及所述TMUT的所述測試在大致相同時間發生。
45. 根據權利要求42所述的方法，其中所述BBISTM將BIST操作彼此并行地執行。
46. 根據權利要求43所述的方法，其中對所述暫時存儲器中的所述經高速緩存數據的存取的等待時間小于或等于對所述存儲器中所含有的所述數據的存取的等待時間。
47. 根據權利要求31所述的方法，其進一步包括在主存儲器的生產測試期間通過使用耦合到所述主存儲器的冗余存儲器來修復所述主存儲器。
48. 根據權利要求47所述的方法，其進一步包括：與存取所述冗余存儲器中的數據同時地對所述TMUT執行測試。
49. 根據權利要求31所述的方法，其中所述主存儲器的所述選定部分包含校驗位，所述方法進一步包括：檢測所述TMUT中所含有的所述數據中的單數據位錯誤；及校正所述TMUT中所含有的所述數據中的所述信號數據位錯誤。
50. 根據權利要求31所述的方法，其進一步包括：將來自所述TMUT的數據高速緩存到暫時存儲器中；將所述暫時存儲器的存儲器地址設定為所述主存儲器的所述選定部分的存儲器地址；接收包含存儲器地址的第一存儲器存取請求；確定所述第一存儲器存取請求的所述存儲器地址匹配所述暫時存儲器的所述存儲器地址，其中所述在所述測試之外操作所述存儲器的至少所述部分包括在對所述TMUT操作所述測試期間基于所述第一存儲器請求的所述存儲器地址而從所述暫時存儲器存取所述經高速緩存數據。
51. -種集成電路裝置1C，其包括：主存儲器；暫時存儲器；冗余存儲器；后臺內建自測試模塊BBISTM，其經配置以選擇所述主存儲器的一部分作為目標受測試存儲器TMUT、將來自所述TMUT的數據高速緩存到所述暫時存儲器中且對所述TMUT施加測試，其中所述BBISTM在所述1C于現場操作期間操作以執行外部存取時同時操作；及后臺內建自修復模塊BBISRM，其經配置以通過將所述經高速緩存數據存儲到冗余存儲器塊的選定部分中并將所述TMUT的存儲器地址映射到所述冗余存儲器塊的所述選定部分來修復所述TMUT。
52. 根據權利要求51所述的1C，其進一步包括：仲裁器，其經配置以接收包含存儲器地址的寫入存取存儲器請求、確定所述寫入存取存儲器請求的所述存儲器地址匹配映射到所述冗余存儲器的所述選定部分的所述存儲器地址，且將所述寫入存取存儲器請求的數據寫入到所述冗余存儲器的所述選定部分。
53. 根據權利要求51所述的1C，其進一步包括：仲裁器，其經配置以接收包含存儲器地址的讀取存取存儲器請求、確定所述讀取存取存儲器請求的所述存儲器地址匹配映射到所述冗余存儲器的所述選定部分的所述存儲器地址，且從所述冗余存儲器的所述選定部分讀取數據。
54. 根據權利要求51所述的1C，其進一步包括：全局位注冊表GBR，其中所述BBISTM進一步經配置以識別所述TMUT的易受亂真數據錯誤影響的弱位、將所述TMUT的所述存儲器地址作為全局存儲器地址寫入到所述GBR中、將所述弱位的位識別符寫入到所述GBR中，且將所述弱位的正確位值寫入到所述GBR中，以使得所述弱位的所述位識別符及所述弱位的所述正確位值與所述全局存儲器地址相關聯。
55. 根據權利要求54所述的1C，其進一步包括：仲裁器，其經配置以接收包含存儲器地址的讀取存取存儲器請求、確定所述讀取存取存儲器請求的所述存儲器地址匹配存儲于所述GBR中的所述全局存儲器地址、基于所述讀取存取請求的所述存儲器地址而從所述主存儲器或冗余存儲器存取數據、用所述GBR中的與所述全局存儲器地址相關聯的所述正確位值更新所述經存取數據的位值。
56. 根據權利要求54所述的1C，其進一步包括：仲裁器，其經配置以接收包含存儲器地址的寫入存取存儲器請求、確定所述寫入存取存儲器請求的所述存儲器地址匹配存儲于所述GBR中的所述全局存儲器地址、基于所述寫入存取請求的所述存儲器地址而將來自所述寫入存取存儲器請求的數據寫入到所述主存儲器或冗余存儲器、用所述寫入存儲器請求中的對應數據位的位值更新所述GBR中的與所述全局存儲器地址相關聯的所述正確位值。
57. 根據權利要求51所述的1C，其中：對所述暫時存儲器中的所述經高速緩存數據的存取的等待時間小于或等于對所述主存儲器中所含有的所述數據的存取的等待時間。
58. 根據權利要求51所述的1C，其中所述主存儲器的所述選定部分包含校驗位，且其中所述BBISR進一步經配置以檢測并校正存儲于所述TMUT中的所述數據中的單數據位錯誤。
59. 根據權利要求51所述的1C，其進一步包括經配置以確定是否將替換所述主存儲器的所述選定部分的后臺內建自診斷模塊BBISDM。
60. 根據權利要求51所述的1C，其進一步包括：仲裁器，其耦合到所述主存儲器及所述BBISTM，所述仲裁器經配置以在外部存取指向受測試存儲器塊的所述選定部分時提供對所述暫時存儲器的存取，且在所述外部存取指向主存儲器中除受測試主存儲器塊的所述部分以外的地址時提供對所述主存儲器的存取。
61. -種集成電路裝置1C，其包括：主存儲器；暫時存儲器；全局位注冊表GBR ; 后臺內建自測試模塊BBISTM，其經配置以選擇所述主存儲器的一部分作為目標受測試存儲器TMUT、將來自所述TMUT的數據高速緩存到所述暫時存儲器中且對所述TMUT施加測試，其中所述BBISTM在所述1C于現場操作期間操作以執行外部存取時同時操作；及后臺內建自修復模塊BBISRM，其經配置以識別所述TMUT的易受亂真數據錯誤影響的弱位、將所述TMUT的存儲器地址作為全局存儲器地址寫入到所述GBR中、將所述弱位的位識別符寫入到所述GBR中，且將所述弱位的正確位值寫入到所述GBR中，以使得所述弱位的所述位識別符及所述弱位的所述正確位值與所述全局存儲器地址相關聯。
62. 根據權利要求61所述的1C，其進一步包括：仲裁器，其經配置以接收包含存儲器地址的讀取存取存儲器請求、確定所述讀取存取存儲器請求的所述存儲器地址匹配存儲于所述GBR中的所述全局存儲器地址、基于所述讀取存取請求的所述存儲器地址而從所述主存儲器或冗余存儲器存取數據、用所述GBR中的與所述全局存儲器地址相關聯的所述正確位值更新所述經存取數據的位值。
63. 根據權利要求61所述的1C，其進一步包括：仲裁器，其經配置以接收包含存儲器地址的寫入存取存儲器請求、確定所述寫入存取存儲器請求的所述存儲器地址匹配存儲于所述GBR中的所述全局存儲器地址、基于所述寫入存取請求的所述存儲器地址而將來自所述寫入存取存儲器請求的數據寫入到所述主存儲器或冗余存儲器、用所述寫入存儲器請求中的對應數據位的位值更新所述GBR中的與所述全局存儲器地址相關聯的所述正確位值。
64. 根據權利要求61所述的1C，其進一步包括冗余存儲器，其中所述BBISRM進一步經配置以通過將所述經高速緩存數據存儲到冗余存儲器塊的選定部分中并將所述TMUT的存儲器地址映射到所述冗余存儲器塊的所述選定部分來修復所述TMUT。
65. 根據權利要求64所述的1C，其進一步包括：仲裁器，其經配置以接收包含存儲器地址的寫入存取存儲器請求、確定所述寫入存取存儲器請求的所述存儲器地址匹配映射到所述冗余存儲器的所述選定部分的所述存儲器地址，且將所述寫入存取存儲器請求的數據寫入到所述冗余存儲器的所述選定部分。
66. 根據權利要求64所述的1C，其進一步包括：仲裁器，其經配置以接收包含存儲器地址的讀取存取存儲器請求、確定所述讀取存取存儲器請求的所述存儲器地址匹配映射到所述冗余存儲器的所述選定部分的所述存儲器地址，且從所述冗余存儲器的所述選定部分讀取數據。
67. 根據權利要求61所述的1C，其中對所述暫時存儲器中的所述經高速緩存數據的存取的等待時間小于或等于對所述主存儲器中所含有的所述數據的存取的等待時間。
68. 根據權利要求61所述的1C，其中所述主存儲器的所述選定部分包含校驗位，且其中所述BBISR進一步經配置以檢測并校正存儲于所述TMUT中的所述數據中的單數據位錯誤。
69. 根據權利要求61所述的1C，其進一步包括：后臺內建自診斷模塊BBISDM，其經配置以確定是否將替換所述主存儲器的所述選定部分。
70. 根據權利要求61所述的方法，其進一步包括：仲裁器，其耦合到所述主存儲器及所述BBISTM，所述仲裁器經配置以在外部存取指向受測試存儲器塊的所述選定部分時提供對所述暫時存儲器的存取，且在所述外部存取指向主存儲器中除受測試主存儲器塊的所述部分以外的地址時提供對所述主存儲器的存取。
71. -種修復集成電路裝置的存儲器的方法，所述方法包括：選擇主存儲器的一部分作為目標受測試存儲器TMUT ; 將來自所述TMUT的數據高速緩存到暫時存儲器中；確定是否將替換所述TMUT ;及通過將所述經高速緩存數據存儲到冗余存儲器塊的選定部分中并將所述TMUT的存儲器地址映射到所述冗余存儲器塊的所述選定部分來替換所述TMUT。
72. 根據權利要求71所述的方法，其進一步包括：接收包含存儲器地址的寫入存取存儲器請求；確定所述寫入存取存儲器請求的所述存儲器地址匹配映射到所述冗余存儲器的所述選定部分的所述存儲器地址；及將所述寫入存取存儲器請求的數據寫入到所述冗余存儲器的所述選定部分。
73. 根據權利要求71所述的方法，其進一步包括：接收包含存儲器地址的讀取存取存儲器請求；確定所述讀取存取存儲器請求的所述存儲器地址匹配映射到所述冗余存儲器的所述選定部分的所述存儲器地址；及從所述冗余存儲器的所述選定部分讀取數據。
74. 根據權利要求71所述的方法，其進一步包括：識別所述TMUT的易受亂真數據錯誤影響的弱位；將所述TMUT的所述存儲器地址作為全局存儲器地址寫入到CGBR中；將所述弱位的位識別符寫入到所述GBR中；及將所述弱位的正確位值寫入到所述GBR中，以使得所述弱位的所述位識別符及所述弱位的所述正確位值與所述全局存儲器地址相關聯。
75. 根據權利要求74所述的方法，其進一步包括：接收包含存儲器地址的讀取存取存儲器請求；確定所述讀取存取存儲器請求的所述存儲器地址匹配存儲于所述GBR中的所述全局存儲器地址；基于所述讀取存取請求的所述存儲器地址而從所述主存儲器或冗余存儲器存取數據；及用所述GBR中的與所述全局存儲器地址相關聯的所述正確位值更新所述經存取數據的位值。
76. 根據權利要求74所述的方法，其進一步包括：接收包含存儲器地址的寫入存取存儲器請求；確定所述寫入存取存儲器請求的所述存儲器地址匹配存儲于所述GBR中的所述全局存儲器地址；基于所述寫入存取請求的所述存儲器地址而將來自所述寫入存取存儲器請求的數據寫入到所述主存儲器或冗余存儲器；及用所述寫入存儲器請求中的對應數據位的位值更新所述GBR中的與所述全局存儲器地址相關聯的所述正確位值。
77. 根據權利要求71所述的方法，其中對所述暫時存儲器中的所述經高速緩存數據的存取的等待時間小于或等于對所述主存儲器中所含有的所述數據的存取的等待時間。
78. 根據權利要求71所述的方法，其中所述主存儲器的所述選定部分包含校驗位，所述方法進一步包括：檢測存儲于所述TMUT中的所述數據中的單位錯誤；及校正存儲于所述TMUT中的所述數據中的所述單數據位錯誤。
79. 根據權利要求71所述的方法，其進一步包括：在外部存取指向受測試存儲器塊的所述選定部分時提供對所述暫時存儲器的存取，及在所述外部存取指向主存儲器中除受測試主存儲器塊的所述部分以外的地址時提供對所述主存儲器的存取。
80. -種修復集成電路裝置的存儲器的方法，所述方法包括：選擇主存儲器的一部分作為目標受測試存儲器TMUT ; 將來自所述TMUT的數據高速緩存到暫時存儲器中；識別所述TMUT的易受亂真數據錯誤影響的弱位；將所述TMUT的存儲器地址作為全局存儲器地址寫入到CGBR中；將所述弱位的位識別符寫入到所述GBR中；及將所述弱位的正確位值寫入到所述GBR中，以使得所述弱位的所述位識別符及所述弱位的所述正確位值與所述全局存儲器地址相關聯。
81. 根據權利要求80所述的方法，其進一步包括：接收包含存儲器地址的讀取存取存儲器請求；確定所述讀取存取存儲器請求的所述存儲器地址匹配存儲于所述GBR中的所述全局存儲器地址；基于所述讀取存取請求的所述存儲器地址而從所述主存儲器或冗余存儲器存取數據；及用所述GBR中的與所述全局存儲器地址相關聯的所述正確位值更新所述經存取數據的位值。
82. 根據權利要求80所述的方法，其進一步包括：接收包含存儲器地址的寫入存取存儲器請求；確定所述寫入存取存儲器請求的所述存儲器地址匹配存儲于所述GBR中的所述全局存儲器地址；基于所述寫入存取請求的所述存儲器地址而將來自所述寫入存取存儲器請求的數據寫入到所述主存儲器或冗余存儲器；及用所述寫入存儲器請求中的對應數據位的位值更新所述GBR中的與所述全局存儲器地址相關聯的所述正確位值。
83. 根據權利要求80所述的方法，其中對所述暫時存儲器中的所述經高速緩存數據的存取的等待時間小于或等于對所述主存儲器中所含有的所述數據的存取的等待時間。
84. 根據權利要求80所述的方法，其中所述主存儲器的所述選定部分包含校驗位，所述方法進一步包括：檢測存儲于所述TMUT中的所述數據中的單位錯誤；及校正存儲于所述TMUT中的所述數據中的所述單數據位錯誤。
85. 根據權利要求80所述的方法，其進一步包括：在外部存取指向受測試存儲器塊的所述選定部分時提供對所述暫時存儲器的存取，及在所述外部存取指向主存儲器中除受測試主存儲器塊的所述部分以外的地址時提供對所述主存儲器的存取。
【文檔編號】G11C29/12GK104412327SQ201380011981
【公開日】2015年3月11日申請日期:2013年1月8日優先權日:2013年1月2日
【發明者】本迪克·克萊韋蘭, 迪帕克·K·西克達爾, 拉杰什·喬普拉, 杰伊·帕特爾申請人:默思股份有限公司

完整全部詳細技術資料下載