技術總結
基于斷言的存儲器控制器接口時序參數化驗證系統，涉及集成電路驗證技術領域；其中，配置單元：將配置參數傳輸至斷言文件庫；控制單元：將控制參數傳輸至斷言文件庫；斷言文件庫：根據配置參數和控制參數的數值選擇驗證所需的斷言文件；驗證所需的斷言文件：對接口信號時序和接口信號時序要求進行匹配，生成匹配信息，傳輸至檢測單元；待驗證存儲器控制器：將接口信號時序傳輸至驗證所需的斷言文件；根據失敗匹配信息對接口信號時序進行修改；檢測單元：當檢測到匹配失敗信號時，將失敗匹配信息傳輸至待驗證存儲器控制器；本發明提供基于斷言的存儲器控制器接口時序參數化驗證系統，能夠大量節省驗證時間，降低工作難度，并提高驗證的準確性。

技術研發人員：張世遠;陳雷;于立新;彭和平;莊偉
受保護的技術使用者：北京時代民芯科技有限公司;北京微電子技術研究所
文檔號碼：201611194032
技術研發日：2016.12.21
技術公布日：2017.06.13