專利名稱：雙鑲嵌結(jié)構(gòu)形成過程中光刻膠圖形的去除方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體制造技術(shù)領(lǐng)域，特別涉及一種雙鑲嵌結(jié)構(gòu)(dual damascene structure)形成過程中的光刻膠圖形的去除方法。
背景技術(shù)：
當今半導體器件制造技術(shù)飛速發(fā)展，半導體器件已經(jīng)具有深亞微米結(jié)構(gòu)， 集成電路中包含巨大數(shù)量的半導體元件。在如此大規(guī)模集成電路中，元件之 間的高性能、高密度的連接不僅在單個互連層中互連，而且要在多層之間進 行互連。因此，通常提供多層互連結(jié)構(gòu)，其中多個互連層互相堆疊，并且層 間絕緣膜置于其間，用于連接半導體元件。特別是利用雙鑲嵌 (dual-damascene)工藝形成的多層互連結(jié)構(gòu)，這種工藝可以在層間絕緣膜中 先后形成連接孔(via)和溝槽(trench)，然后用導電材料例如銅(Cu )填充 所述溝槽和連接孔。這種互連結(jié)構(gòu)已經(jīng)在集成電路制造中得到廣泛應(yīng)用。
如圖1所示，在制造互連層的工藝線后段(back end of line, BEOL )開始 時，需要在工藝線前l(fā)殳(front end of line, FEOL )形成的MOS晶體管表面沉 積介質(zhì)層ll,該介質(zhì)層ll稱為金屬前介電層(pre-metal dielectric, PMD), 然后在介質(zhì)層11層中刻蝕通孔并填充有金屬材料形成連接孔12。在具有連接 孔12的PMD層11表面再形成第一互連層13,在其中形成金屬互連線14, MOS 晶體管通過連接孔12連接至互連層13中的金屬連接線14。然后在互連層13表 面沉積刻蝕停止層15、電介質(zhì)層16和保護層17。隨著器件的特征尺寸不斷縮 小，器件的密集程度越來越高，對集成電路的性能尤其是射頻條件下的高速 處理信號的性能提出了更高的要求。為了降低射頻信號在電路中的延遲，目 前普遍采用低介電常數(shù)(lowk)材料作為電介質(zhì)層16，以降低電路中的RC延 遲和高頻串擾。
申請?zhí)枮?00510056297.4的中國專利申請中描述了 一種雙鑲嵌結(jié)構(gòu)的制 造方法。接下來如圖2所示，刻蝕保護層17和電介質(zhì)層16形成連接孔(via)。隨 后如圖3所示，在連接孔中填充犧牲層18，其覆蓋保護層17表面，然后在犧牲 層18表面沉積低溫氧化層(LTO)硬掩膜層19。在硬掩膜層19表面旋涂BARC (底部抗反射層)和光致抗蝕劑層，經(jīng)曝光、顯影等工藝形成由BARC層20
和光致抗蝕劑層21組成的、用于刻蝕溝槽的光刻膠圖形22，如圖4所示。然后 以光刻膠圖形22為掩膜刻蝕硬掩膜層19、犧牲層18、保護層17和電介質(zhì)層16 形成溝槽(trench)，并去除剩余的光刻膠圖形和犧牲層18,在連接孔和溝槽 中填充導電材料例如銅(Cu),便形成了雙鑲嵌結(jié)構(gòu)。
然而，形成雙鑲嵌結(jié)構(gòu)的過程中，有時在形成用于刻蝕溝槽的光刻膠圖 形22的過程中，由于BARC層和光致抗蝕劑層的涂布工藝以及后續(xù)的曝光和顯 影工藝的控制偏差，形成的光刻膠圖形達不到工藝要求，需要重新形成光刻 膠圖形22，這時就需要將不好的光刻膠圖形22去除。以往在去除光刻膠圖形 22時是利用氧氣等離子體去除光致抗蝕劑層21和BARC層20，然后利用反應(yīng)離 子刻蝕(RIE)工藝刻蝕硬掩膜層19,再用氧氣等離子體去除犧牲層18,最后 進行濕法清洗。這個過程不但工藝復雜，極易破壞低介電常數(shù)電介質(zhì)層16, 使該層的介電常數(shù)升高，影響器件性能。而且由于犧牲層的材料多為BARC或 富硅聚合物，在刻蝕犧牲層時容易在電介質(zhì)層16的連接孔內(nèi)壁產(chǎn)生聚合殘留 物23,嚴重影響后續(xù)工藝的進行。

發(fā)明內(nèi)容
因此，本發(fā)明的目的在于提供一種雙鑲嵌結(jié)構(gòu)形成過程中光刻膠圖形的 去除方法，在去除用于刻蝕溝槽的光刻膠圖形時能夠筒化去除工藝并使低介 電常數(shù)電介質(zhì)層不被破壞。
為達到上述目的，本發(fā)明提供了一種雙鑲嵌結(jié)構(gòu)形成過程中光刻膠圖形 的去除方法，所述雙鑲嵌結(jié)構(gòu)的形成過程包括
提供一半導體襯底，所述襯底具有預先形成的半導體器件；
在所述襯底上形成金屬互連線層；
在所述金屬互連線層表面形成介質(zhì)層；
在所述介質(zhì)層中刻蝕連接孔；
沉積犧牲層和硬掩膜層；
涂布底部抗反射層和光致抗蝕劑層，圖案化所述底部抗反射層和光致抗 蝕劑層形成光刻膠圖形；所述方法還包括
利用等離子體去除所述底部抗反射層和光致抗蝕劑層。
所述等離子體為氧氣等離子體。
所述氧氣的流量為100 400sccm。所述氧氣等離子體灰化的時間為20~60秒。
氧氣等離子體灰化去除所述底部抗反射層和光致抗蝕劑層后，所述方法 還包括濕法清洗的步驟。
所述濕法清洗的時間為25~60秒。
本發(fā)明還提供了另 一種雙鑲嵌結(jié)構(gòu)形成過程中光刻膠圖形的去除方法， 所述雙鑲嵌結(jié)構(gòu)形成過程包括
提供一半導體襯底，所述襯底具有預先形成的半導體器件；
在所述襯底上形成金屬互連線層；
在所述金屬互連線層表面形成介質(zhì)層；
在所述介質(zhì)層中刻蝕連接孔；
沉積犧牲層和硬掩膜層；
涂布光致抗蝕劑層，圖案化所述光致抗蝕劑層形成光刻膠圖形；所述方 法還包括
利用氧氣等離子體去除所述光致抗蝕劑層。 所述氧氣的流量為100 400sccm。 所述氧氣等離子體持續(xù)的時間為20 60秒。
氧氣等離子體灰化去除所述底部抗反射層和光致抗蝕劑層后，所述方法 還包括濕法清洗的步驟。
所述濕法清洗的時間為25 60秒。 與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點
本發(fā)明的雙鑲嵌結(jié)構(gòu)形成過程中光刻膠圖形的去除方法在需要去除用于 刻蝕溝槽的光刻膠圖形時，將以往既去除光致抗蝕劑層和BARC層又去除硬 掩膜層和犧牲層的做法改變?yōu)閮H去除光致抗蝕劑層和BARC層，通過降低刻 蝕氣體的流量，縮短濕法清洗的時間來控制刻蝕的強度，保證僅刻蝕掉光致 抗蝕劑層和BARC層而不對其它層進行刻蝕。本發(fā)明的方法一方面簡化了去 除工藝，更重要的使低介電常數(shù)電介質(zhì)層不被破壞，保證介電常數(shù)不發(fā)生變 化。


通過附圖中所示的本發(fā)明的優(yōu)選實施例的更具體說明，本發(fā)明的上述及 其它目的、特征和優(yōu)勢將更加清晰。在全部附圖中相同的附圖標記指示相同的部分。并未刻意按比例繪制附圖，重點在于示出本發(fā)明的主旨。在附圖中， 為清楚明了，放大了層和區(qū)域的厚度。
圖1至圖5為說明現(xiàn)有制造雙鑲嵌結(jié)構(gòu)和光刻膠圖形去除方法的剖面示
意圖6至圖io為說明根據(jù)本發(fā)明實施例的雙鑲嵌結(jié)構(gòu)形成過程中光刻膠圖 形去除方法的剖面示意圖。
具體實施例方式
為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖 對本發(fā)明的具體實施方式
做詳細的說明。
在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明。但是本發(fā)
明能夠以很多不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不 違背本發(fā)明內(nèi)涵的情況下做類似推廣。因此本發(fā)明不受下面公開的具體實施 的限制。
如圖6所示，半導體襯底IO,襯底10為單晶、多晶或非晶結(jié)構(gòu)的硅或硅 鍺(SiGe),也可以是絕緣體上硅(SOI),還可以包括其它的材料，例如銻 化銦、碲化鉛、砷化銦、磷化銦、砷化鎵或銻化4家。雖然在此描述了可以形 成襯底10的材料的幾個示例，但是可以作為半導體襯底的任何材料均落入本 發(fā)明的精神和范圍。在襯底IO表面形成柵極氧化層，在65nm以下工藝節(jié)點， 柵極氧化層的材料優(yōu)選為高介電常數(shù)材料，例如氮氧化硅，氧化鉿、氧化鋯 和氧化鋁。柵極氧化層的生長方法可以是任何常規(guī)真空鍍膜技術(shù)，比如原子 層沉積(ALD)、物理氣相淀積(PVD)、化學氣相淀積(CVD)、等離子體增強型 化學氣相淀積(PECVD )工藝等。在棚—及氧化層表面利用CVD工藝淀積多晶 硅，然后刻蝕多晶硅和柵極氧化層形成柵極。接下來采用離子注入工藝進行n 型或p型雜質(zhì)離子的低劑量摻雜，在柵極兩側(cè)的襯底中形成輕摻雜區(qū)。然后， 在柵極的兩側(cè)形成具有ON (氧化硅層-氮化硅層)結(jié)構(gòu)的側(cè)壁隔離物(offset spacer )。利用離子注入工藝進行高劑量摻雜，在柵極兩側(cè)分別形成源區(qū)和漏 區(qū)，從而形成MOS晶體管。然后利用物理濺射工藝在MOS晶體管表面沉積 金屬，例如鎳，經(jīng)退火后在MOS晶體管的柵極、源區(qū)和漏區(qū)表面形成金屬硅 化物。
接下來在MOS晶體管表面利用等離子增強化學氣相淀積(PECVD)工
藝或低壓化學氣相沉積工藝(LPCVD),利用硅烷(silane )和氨氣的混合氣體 淀積氮化硅應(yīng)力層。氮化硅應(yīng)力層作為后續(xù)刻蝕連接孔的刻蝕停止層，同時 具有應(yīng)力膜的作用。其可以是單應(yīng)力膜，即具有壓應(yīng)力(compress stress)的 應(yīng)力膜或具有拉應(yīng)力(tensile stress )的應(yīng)力膜；也可以是雙應(yīng)力膜，即在NMOS 晶體管表面形成的是拉應(yīng)力膜，在PMOS晶體管表面形成的是壓應(yīng)力膜。然 后，在氮化硅應(yīng)力層表面，利用PECVD工藝淀積TEOS (正硅酸乙酯)或氮 氧化硅形成PMD層11。然后利用化學機械研磨(CMP)工藝對PMD層11 進行平坦化。隨后，在PMD層11中刻蝕通孔并填充金屬材料例如鵠或銅形 成金屬接觸孔12。
接下來的工藝步驟中，在PMD層110表面，利用化學汽相淀積(CVD) 方法淀積第一互連層13,材料可為氧化硅。在互連層13中通過光刻、刻蝕工 藝形成金屬導電連線14。利用化學機械研磨(CMP)工藝將互連層13和導電 連線14表面磨平。在第一互連層13表面形成電介質(zhì)層16。按照本發(fā)明的優(yōu) 選實施例，在淀積電介質(zhì)層16之前，先沉積一層刻蝕停止層15，材料為SiN 或SiON，厚度為200 A 500A。然后在刻蝕停止層15表面沉積電介質(zhì)層16。 電介質(zhì)層16是由化學氣相淀積法沉積的低介電常數(shù)的無機硅基質(zhì)層 (Inorganic silicon based layer),例如碳氧化硅(SiCO)或氟化硅玻璃(FSG)，優(yōu) 選為應(yīng)用材料(Applied Materials )公司商標為黑鉆石(black diamond )的二 氧化硅(Si02)。在本發(fā)明的優(yōu)選實施例中，形成電介質(zhì)層16的方法使用了 包括含碳有機金屬或有機硅化合物、臭氧和摻雜劑源的PECVD工藝。含碳的 有機金屬或有機硅化合物可以包括環(huán)硅氧烷例如四曱基環(huán)四硅氧烷(TMCTS) 或八曱基環(huán)四硅氧烷(OMCTS)或其它環(huán)狀硅氧烷，優(yōu)選為OMCTS。按照本發(fā) 明，在反應(yīng)室中提供反應(yīng)氣體流中包括OMCTS、氧氣和臭氧的混合物、氦氣， 將反應(yīng)氣體引入反應(yīng)室，八曱基環(huán)四硅氧烷OMCTS的流量為 1500 3500mgm;氧氣02的流量為50 500sccm;氦氣He為0 2000sccm;射 頻功率為300-1000W;反應(yīng)室壓力為2 10Torr。形成的電介質(zhì)層16的介電常 數(shù)約小于3.0，厚度為5000A-10000A。在淀積電介質(zhì)層16表面利用PECVD 工藝再沉積一層材料為TEOS或SiON的保護層17,厚度為200A 1200A,用 來保護低介電常數(shù)材料電介質(zhì)層16的介電常數(shù)不受后續(xù)工藝的影響。
然后，如圖7所示，刻蝕保護層17和電介質(zhì)層16，以便在電介質(zhì)層16
中形成通孔。在刻蝕過程中，刻蝕氣體為包括含氟(F)氣體、氯氣Cl2、氧
氣02、氮氣N2、氦氣He的混合氣體，以及惰性氣體(比如氫氣Ar、氖氣 Ne)。流量為40-80sccm，等離子源輸出功率200-2000W,襯底溫度控制在20 。C和8(TC之間，腔體壓力為5-50mTorr。
接下來，如圖8所示，在通孔中填充犧牲層18，并使其覆蓋保護層17表 面，其在保護層17表面上的厚度為1000A 8000A ，本實施例優(yōu)選為3500 A。 保護層17的材料為BARC,也可以由富硅聚合物材料，例如信越公司 (Shinetzu)的商標為SHB的富硅聚合物材料。然后在保護層17表面淀積 一層致密的遮擋層19，其厚度在300 A 3000 A之間。所述遮擋層19是利用 等離子增強化學氣相淀積(PECVD)工藝，在低溫條件下進行淀積的低溫淀 積氧化硅(LTO)。上述淀積低溫淀積氧化物遮擋層19的工藝溫度范圍需控 制在150。C-30(TC之間，本實施例優(yōu)選為200°C。
接著，如圖9所示，在遮擋層19表面上利用旋涂(spinon)工藝涂布底 部抗反射層(BARC)和光致抗蝕層，BARC層的厚度為500A 4000A;光致 抗蝕層的厚度為1500A 2000A,并通過曝光、顯影等光刻工藝形成由BARC 層20和光致抗蝕層21構(gòu)成的、用于刻蝕溝槽的光刻膠圖形22，光刻膠圖形 22界定溝槽的位置。
在本發(fā)明的其它實施例中，可以在遮擋層19表面僅涂布光致抗蝕層，并 通過曝光、顯影等光刻工藝形成僅由光致抗蝕層21構(gòu)成的、用于刻蝕溝槽的 光刻膠圖形。
光刻膠圖形22的質(zhì)量影響溝槽的刻蝕效果，當光刻膠圖形22不能滿足 工藝要求時需要將其去除，并重新涂布BARC層和光致抗蝕層，形成新的光 刻膠圖形。本發(fā)明的雙鑲嵌結(jié)構(gòu)形成過程中的光刻膠圖形去除方法，在需要 去除用于刻蝕溝槽的光刻膠圖形22時，利用氧氣等離子體灰化(ashing)工 藝僅去除光致抗蝕劑層21和BARC層20,當光刻膠圖形僅包含光致抗蝕劑 層時則僅去除光致抗蝕劑層。通過降低氧氣的流量，將氧氣的流量限制在 100 400sccm;縮短處理時間，將灰化時間設(shè)定為20~60秒，并將濕法清洗的 時間縮短至25~60秒，來控制氧氣等離子體刻蝕的強度，保證僅刻蝕掉光致 抗蝕劑層21和BARC層20而不對其它層進行刻蝕，如圖10所示。從而一方 面簡化了去除工藝，更重要的使低介電常數(shù)電介質(zhì)層16不被破壞，保證介電
常數(shù)不發(fā)生變化。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上 的限制。雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明。 任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利 用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修 飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術(shù)方案的
及修飾，均仍屬于本發(fā)明技術(shù)方案保護的范圍內(nèi)。
權(quán)利要求
1、一種雙鑲嵌結(jié)構(gòu)形成過程中光刻膠圖形的去除方法，所述雙鑲嵌結(jié)構(gòu)的形成過程包括提供一半導體襯底，所述襯底具有預先形成的半導體器件；在所述襯底上形成金屬互連線層；在所述金屬互連線層表面形成介質(zhì)層；在所述介質(zhì)層中刻蝕連接孔；沉積犧牲層和硬掩膜層；涂布底部抗反射層和光致抗蝕劑層，圖案化所述底部抗反射層和光致抗蝕劑層形成光刻膠圖形；其特征在于還包括利用等離子體去除所述底部抗反射層和光致抗蝕劑層。
2、 如權(quán)利要求l所述的方法，其特征在于所述等離子體為氧氣等離子體。
3、 如權(quán)利要求2所述的方法，其特征在于所述氧氣的流量為 100 400sccm。
4、 如權(quán)利要求3所述的方法，其特征在于所述氧氣等離子體灰化的時 間為20-60秒。
5、 如權(quán)利要求l所述的方法，其特征在于氧氣等離子體灰化去除所述 底部抗反射層和光致抗蝕劑層后，所述方法還包括濕法清洗的步驟。
6、 如權(quán)利要求5所述的方法，其特征在于所述濕法清洗的時間為25~60秒。
7、 一種雙鑲嵌結(jié)構(gòu)形成過程中光刻膠圖形的去除方法，所述雙鑲嵌結(jié)構(gòu) 形成過程包括提供一半導體襯底，所述襯底具有預先形成的半導體器件；在所述襯底上形成金屬互連線層；在所述金屬互連線層表面形成介質(zhì)層；在所述介質(zhì)層中刻蝕連接孔；沉積犧牲層和硬掩膜層；涂布光致抗蝕劑層，圖案化所述光致抗蝕劑層形成光刻膠圖形；其特征 在于還包括利用氧氣等離子體去除所述光致抗蝕劑層。
8、 如權(quán)利要求7所述的方法，其特征在于所述氧氣的流量為 100 400sccm。
9、 如權(quán)利要求8所述的方法，其特征在于所述氧氣等離子體持續(xù)的時 間為20-60秒。
10、 如權(quán)利要求7所述的方法，其特征在于氧氣等離子體灰化去除所 述底部抗反射層和光致抗蝕劑層后，所述方法還包括濕法清洗的步驟。
11、 如權(quán)利要求IO所述的方法，其特征在于所述濕法清洗的時間為25 60秒。
全文摘要
本發(fā)明提供了一種雙鑲嵌結(jié)構(gòu)形成過程中光刻膠圖形的去除方法，所述雙鑲嵌結(jié)構(gòu)形成過程包括提供一半導體襯底，所述襯底具有預先形成的半導體器件；在所述襯底上形成金屬互連線層；在所述金屬互連線層表面形成介質(zhì)層；在所述介質(zhì)層中刻蝕連接孔；沉積犧牲層和硬掩膜層；涂布底部抗反射層和光致抗蝕劑層，圖案化所述底部抗反射層和光致抗蝕劑層形成光刻膠圖形；氧氣等離子體灰化去除所述底部抗反射層和光致抗蝕劑層。本發(fā)明的去除方法能夠簡化去除工藝并使低介電常數(shù)電介質(zhì)層不被破壞。
文檔編號H01L21/768GK101202244SQ20061014732
公開日2008年6月18日 申請日期2006年12月15日 優(yōu)先權(quán)日2006年12月15日
發(fā)明者寧先捷, 琪 王, 榮 王 申請人:中芯國際集成電路制造(上海)有限公司