專利名稱：半導體器件的缺陷檢測方法
技術領域：
本發明涉及半導體制造技術領域，特別涉及一種半導體器件的缺陷 ;險測方法。
背景技術：
半導體集成電路芯片的工藝制作利用批量處理技術，在同一硅襯底 上形成大量各種類型的復雜器件，并將其互相連接以具有完整的電子功 能。其中，任一步工藝中所產生的缺陷，都可能會導致電路的制作失敗。 因此，在工藝制作中常需要對多步工藝進行缺陷檢測及分析，找出缺陷發生的原因，并加以排除。然而，隨著超大規模集成電路(ULSI, Ultra Large Scale Integration)的迅速發展，芯片的集成度越來越高，器件的尺寸越來 越小，相應地，在工藝制作中產生的足以影響器件成品率的缺陷的尺寸 越來越小，給半導體器件的缺陷檢測提出了更高的要求。現有的缺陷檢測方法是利用缺陷檢測設備以掃描的方法檢測整個晶 圓上的所有缺陷。檢測時，先掃描得到相鄰兩個周期的圖形，然后對其 進行比較，如果比較結果為二者有不同之處，則表明該區域存在缺陷， 對其進行缺陷標記處理；如果比較結果為二者相同，則表明該區域圖形 正常，不進行缺陷標記處理。檢測前需要設置一個關鍵參數一一檢測閾 值，該檢測閾值設置得越小，檢測時進行缺陷標記的相鄰圖形間的區別 也會越小，可以檢測到的缺陷也越細微。通過對該參數的調整，可以在 一定程度上選擇需要檢測到的缺陷。但是，對現有的檢測方法而言，仍有兩種缺陷情況是難以檢測到的 一種是雖然待檢測缺陷較易檢測到，但因檢測時的背景干擾較多(如在 待檢測的晶圓的周邊存在大量缺陷時)，檢測得到的缺陷信息中會包含 大量無關的背景干擾信息。另一種是待檢測缺陷屬于較為細微、不易檢 測到的情況，此時，如果要檢測到該類缺陷，需要設置較低的檢測閾值。然而，檢測閾值的降低會導致檢測到的缺陷種類增多，甚至會誤將非缺 陷結構當作缺陷進行標記處理，干擾對待檢測缺陷信息的分析。
上述這兩種情況無法僅通過調整檢測閾值來解決，如果采用較低的 檢測閾值，會得到包含大量無關信息的檢測結果，無法由其中得到有用 的缺陷信息。圖1A為現有的檢測方法中檢測閾值較低時的檢測結果示意
圖，如圖1所示，檢測結果100中包含了大量無關的缺陷信息101 (背景噪
聲)，根本無法從中分辨出哪些代表了所需的待檢測缺陷的信息。另夕卜， 該種情況下易因檢測到的缺陷數過多而導致設備停止缺陷檢測(通常設 備會設置有檢測缺陷數的上限，超過該上限時，其會自動停止檢測)， 無法完成對全片的缺陷檢測，也就無法得到待檢測缺陷在全片上的分布 情況。但是，如果采用較高的檢測閾值，則可能根本無法檢測到待檢測
的缺陷。圖1B為現有的檢測方法中檢測閾值較高時的檢測結果示意圖， 如圖1B所示，由于該缺陷過于細微，按較高的檢測閾值進行檢測后，雖 然得到的檢測結果110中去掉了無關的干擾信息，但也未能檢測出實際存 在的細微的缺陷信息。
在公告號為CN1187808C的中國專利中還可以找到更多有關缺陷檢 測方法的內容，但其也沒有對上述難以檢測到的情況提出更好的解決辦 法，可以說，利用現有的半導體器件的缺陷檢測方法在缺陷檢測的全面 性和準確性方面不能滿足實際應用的要求。

發明內容
本發明提供一種半導體器件的缺陷檢測方法，提高了缺陷檢測的全 面性和準確性。
本發明提供的 一種半導體器件的缺陷檢測方法，包括步驟 提供待檢測晶圓；
確定所述待檢測晶圓上的待檢測缺陷；
確定所述待檢測缺陷在所述待檢測晶圓上的分布區域；在所述待檢測晶圓上定義第 一檢測區，且所述第 一檢測區位于所述 待檢測缺陷的分布區域內；
設置所述第 一檢測區的第 一檢測參數；
按照所述第 一檢測參數檢測所述第 一檢測區的缺陷。
其中，在所述待檢測晶圓上定義第一檢測區，至少包括步驟
在所述待檢測晶圓上定義兩條以上的交叉線，且所述交叉線的各交 叉點均位于所述待檢測缺陷的分布區域內； 將所述各交叉點定義為第 一檢測區。
其中，在所述待檢測晶圓上定義第一檢測區，至少包括步驟
在所述待檢測晶圓上定義四條以上的交叉線，且各所述交叉線均經 過至少 一個所述待;險測缺陷的分布區域；
將位于所述待檢測缺陷的分布區域內的由所述交叉線圍成的各交 叉區域定義為第一^f全測區。
其中，在所述待檢測晶圓上定義第一檢測區，至少包括步驟
在所述待檢測晶圓上定義至少一個點區域，且各點區域均位于所述 待檢測缺陷的分布區域內；
將各所述點區域定義為所述第 一檢測區。
其中，在所述待檢測晶圓上定義第一檢測區之后，還包括步驟
在所述待檢測晶圓上定義第二檢測區；
設置所述第二檢測區的第二檢測參數；
按照所述第二檢測參數檢測所述第二檢測區的缺陷。
其中，所述檢測參數包含檢測閾值。
其中，所述4企測參數包含缺陷標記顏色。
其中，檢測所述第一檢測區的缺陷是在掃描至所述第一檢測區時進 行；檢測所述第二檢測區的缺陷是在掃描至所述第二檢測區時進行。其中，所述待檢測缺陷至少包含刻蝕孔形變缺陷、清洗前的金屬線 斷裂缺陷或保險絲結構缺陷中的一種。
與現有技術相比，本發明具有以下優點
本發明的半導體器件的缺陷檢測方法，根據待檢測缺陷在待檢測晶 圓上的分布情況定義了位于該待檢測缺陷的分布區域內的第 一檢測區， 按照待檢測缺陷的特點設置了該第一檢測區的檢測參數，并按照該第一 檢測參數對第一檢測區進行檢測。利用本發明的半導體器件的缺陷檢測 方法，可以檢測出現有的檢測方法中難以檢測到的缺陷，得到較為準確 的缺陷分布信息，提高了缺陷檢測的全面性和準確性，可以方便、快捷 地實現對半導體器件內存在的待檢測缺陷的分析和判斷。


圖1A為現有的檢測方法中檢測閾值較低時的檢測結果示意圖； 圖1B為現有的檢測方法中檢測閾值較高時的檢測結果示意圖； 圖2為本發明第一實施例中的半導體器件的缺陷檢測方法的流程
圖3為本發明第一實施例中的待檢測晶圓的示意圖4為本發明第 一實施例中檢測的刻蝕孔形變缺陷的示意圖5為利用本發明第 一實施例的檢測方法進行缺陷檢測的結果示意
圖6為本發明第二實施例中檢測的金屬線斷裂缺陷的示意圖7為利用現有檢測方法對本發明第二實施例中的金屬線斷裂缺陷 在清洗前進行檢測的結果示意圖8為本發明第二實施例中的待檢測晶圓的示意圖9為利用本發明第二實施例的檢測方法進行缺陷檢測的結果示意圖10為本發明第三實施例中檢測的保險絲結構缺陷的示意圖； 圖11為本發明第三實施例中定義第一檢測區的示意圖； 圖12為利用本發明第三實施例的檢測方法進行缺陷檢測的結果示 意圖。
具體實施例方式
為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合 附圖對本發明的具體實施方式
做詳細的說明。
佳的實施例來加以說明，當然本發明并不局限于以下各具體實施例，本 領域內的普通技術人員所熟知的一般的替換無疑地涵蓋在本發明的保 護范圍內。
本發明利用示意圖進行了詳細描述，在詳述本發明實施例時，為了 便于說明，表示結構的示意圖會不依一般比例作局部放大，不應以此作 為對本發明的限定，此外，在實際的制作中，應包含長度、寬度及深度 的三維空間尺寸。
圖2為本發明第一實施例中的半導體器件的缺陷檢測方法的流程 圖，下面結合圖2對本發明的第一實施例進行詳細介紹。
首先，提供待檢測晶圓(S201)。本發明的第一實施例中提供的待 檢測晶圓是用于制造存儲器的刻蝕氮化硅后的晶圓。存儲器制造過程中 需要對氮化硅層進行刻蝕以形成大量的周期性排列的電容器，其中，為 了確保形成的電容滿足要求，通常會在完成氮化硅刻蝕后對刻蝕結果進 行檢測。
圖3為本發明第一實施例中的待檢測晶圓的示意圖，如圖3所示， 一個待檢測晶圓(wafer)可以分為多個晶方(die) 301,各個晶方301 之間由第一外圍電路303相分隔；每一個晶方又可以分為多個晶粒(cell) 302,各個晶粒之間由其內的第二外圍電路304相分隔。每一個晶粒302中又包含了多個器件，本實施例中每一個晶粒302內均為大量周期性重 復排列的存儲單元(圖中未示出，如可以為1024個)。
然后，確定待檢測晶圓上的待檢測缺陷(S202)。圖4為本發明第 一實施例中^r測的刻蝕孔形變缺陷的示意圖，如圖4所示，圖中401為 刻蝕氮化硅后形成的正常的刻蝕孔，410為刻蝕氮化硅后出現形變的刻 蝕孔，此為本實施例中需要檢測的缺陷，402則代表了不需要形成周期 性排列的電容的其他外圍電路區域?？梢钥吹?，本實施例中的待檢測的 刻蝕孔形變缺陷410較為細微，利用普通的檢測閾值參數通常是無法檢 測到該類刻蝕孔形變缺陷410的。
如果為了檢測到該刻蝕孔形變缺陷而降低整個晶圓的檢測閾值(該 檢測閾值的降低令相鄰圖形間的細微區別被作為缺陷檢測出來)，必然 會導致檢測得到的信息中存在大量由其他無關的缺陷，甚至是非缺陷結 構引起的干擾信息，而該類干擾信息的存在會影響到對檢測結果的分析 判斷，無法準確、快速地得到待檢測的刻蝕孔形變缺陷410在待檢測晶 圓上的分布情況(檢測結果會出現如圖1A所示的情況)。
為了得到較為準確的刻蝕孔形變缺陷的檢測結果，本實施例中采取 了根據待檢測缺陷的分布情況將待檢測晶圓定義為不同區域，并分別按 不同的檢測條件對各區域進行檢測的方法。為此，在確定待檢測缺陷后， 先分析確定了該待檢測缺陷在待檢測晶圓上的分布區域(S203 )。
本實施例中的待檢測缺陷一一刻蝕孔形變缺陷，是在對存儲單元區 內的氮化硅薄膜進行刻蝕，以形成存儲電容時所產生的，因此，其只會 分布于待檢測晶圓上的各晶粒302內(即存儲單元區內，本實施例中， 所述存儲單元區為各晶粒的總和)。
在確定了待檢測缺陷在待檢測晶圓上的分布情況后，再對其檢測情 況進行具體的分析。本實施例中，每一個晶粒302內的圖形均為重復性 較好的周期性排列的小尺寸刻蝕孔圖形，其在進行缺陷檢測時得到的相鄰檢測圖形的相似性會較高(背景差異較小)，而各晶方之間的第一外
圍電路303和晶粒之間的第二外圍電路304的圖形則為尺寸較大、重復 性較差的大尺寸圖形，其在進行缺陷檢測時得到的相鄰檢測圖形的相似 性會較差(背景差異較大)。由于二者的相鄰檢測圖形的相似性(背景 差異)相差較遠，其可以適用的檢測參數也應有較大差別。對于前者， 可以適用較低的檢測閾值，檢測得到較為細微的缺陷，而對于后者則不 可以。如果不考慮二者間的差別，對二者均釆用相同的4企測參數，則要 不就是在外圍電路區檢測出大量的干擾信息(因外圍電路區的背景差異 較大，設置的檢測閾值較低時該背景差異會導致大量干擾信息的產生)， 要不就是根本檢測不到存儲單元區內的較為細微的待檢測缺陷的信息 (刻蝕孔形變缺陷較為細微，設置的檢測閾值較高時不能檢測出相鄰檢 測圖形間的這一細微區別)；不能得到準確的待檢測缺陷在晶圓上的分 布情況。
本實施例中，刻蝕孔的形變缺陷只會分布在待檢測晶圓的各晶粒 302內，不會出現在各晶方之間的外圍電路303和晶粒之間的外圍電路 304上；且各晶粒302內的圖形尺寸較小、重復性較好(背景差異較小)， 在檢測過程中，如果對其設置較低的檢測閾值，可以分辨出相鄰圖形間 的細微的刻蝕孔形變缺陷(背景干擾信息少)。考慮到上述情況后，本 實施例中，在待檢測晶圓至少定義了兩個檢測區(S204):其中，第一 檢測區可以位于各晶粒所在區域，其內圖形為周期性重復排列的小尺寸 圖形，第二檢測區為外圍電路所在區域，其內圖形為周期性較差的大尺 寸圖形(包括晶粒之間的外圍電路區域304和晶方之間的外圍電路 303 )。
另外，由于刻蝕孔的形變缺陷的數量可能會較多，而在刻蝕孔形變 缺陷數較多時，易因缺陷數過大(如，大于10000)而出現檢測設備自
動停止檢測的情況，結果會導致晶圓檢測不能完成，不能對該類缺陷的整體分布情況進行分析?？紤]到這一點后，本實施例中，并未將所有的 待檢測缺陷的分布區域一一所有晶粒區，作為第一檢測區，而僅將各晶 粒中的部分區域定義為第一檢測區，對其進行單獨的低檢測閾值的檢測 參數設置，以檢測出其內的細微的刻蝕孔形變缺陷。這樣，既可以實現 對細微的刻蝕孔形變缺陷的檢測，又可以得到整個待檢測晶圓上的缺陷 分布情況，而這對于缺陷的分析極為重要。
本實施例中檢測區的具體定義方法如圖3所示在待檢測晶圓上定 義多條交叉線，且各交叉線均至少經過一個晶粒(圖中只示出了 一條橫 向線311和縱向線312 )，然后將交叉線的各交叉點310定義為第一檢測 區，注意到其中的各交叉點310均位于待檢測缺陷存在的存儲單元區內 的晶粒上。
定義4企測區后，就可以對各個檢測區域分別進行檢測參數的設置 (S205 ):將用于檢測存儲單元區內的刻蝕孔形變缺陷的第 一檢測區的 檢測閾值設置得較低，以在檢測過程中分辨出該區域內相鄰檢測圖形間 存在的細微區別，得到細微的刻蝕孔形變缺陷的信息；而將與外圍電路 區所對應的第二檢測區的檢測閾值設置得較高，在檢測過程中只能分辨 出其內相鄰檢測圖形間存在的較為明顯的區別，減少了該檢測區域內所 產生的無關的背景干擾信息，簡化了隨后進行的刻蝕孔形變缺陷的分 析，有利于更快地找出該刻蝕孔形變缺陷的產生原因。
按照所設置的檢測參數對各所述檢測區域進行缺陷檢測(S206 )。 本步檢測是通過對所述待檢測晶圓上的相鄰圖形的掃描對比實現的，當 掃描圖形至第一檢測區時，利用前面設置的第一檢測參數對其內的圖形 進行對比及缺陷標記；當掃描至圖形第二檢測區時，利用前面設置的第 二檢測參數對其內圖形進行對比及缺陷標記。
圖5為利用本發明第一實施例的檢測方法進行缺陷檢測的結果示意 圖，如圖5所示，采用本發明的檢測方法得到的檢測結果500中，不僅可以檢測到細^i:的刻蝕后缺陷501，同時，也不會出現大量的無關缺陷 信息，得到了該細微的刻蝕孔形變缺陷在待檢測晶圓上的較為準確的分 布信息，便于對該類缺陷進行分析，找到其產生的原因。
如果在本步檢測中，除了要檢測細微的刻蝕孔缺陷外，還需要同時 對其他細微缺陷進行分析，則還可以根據該其他細微缺陷在待檢測晶圓 上的分布情況，在待檢測晶圓上定義第三檢測區，并根據該其他細微缺 陷的檢測特點，為其設置第三檢測參數。此時，當檢測掃描至第三檢測 區時，利用該第三檢測參數對其內缺陷進行檢測。
另夕卜，如果檢測設備的檢測參數設置中具有設置缺陷標記顏色的功 能，可以在設備各檢測區的檢測參數時，針對不同的檢測區設置不同的 缺陷標記顏色，在需要同時對多種缺陷進行檢測的情況下，這一檢測參 數的設置對檢測結果的分析更有利。
本發明第 一 實施例中利用本發明的檢驗方法將待檢測晶圓按照待 檢測缺陷的分布特性定義為兩個以上的檢測區域，且對各4企測區域分別 進行了檢測參數的設置，利用該方法可以檢驗出細微缺陷在待檢測晶圓 上的較準確的分布；除此之外，還可以利用本發明的方法回避待檢測晶 圓上大量無關缺陷對檢測得到的待檢測缺陷在待檢測晶圓上的分布情 況的干擾。本發明的第二實施例就屬于該種情況。
本發明的第二實施例是針對金屬線的斷裂缺陷進行檢測的方法，在 刻蝕形成金屬線后，常發現一些金屬線出現了斷裂現象，希望能通過缺 陷檢測對其進行分析，判斷其產生的原因，并加以解決。圖6為本發明 第二實施例中檢測的金屬線斷裂缺陷的示意圖，如圖6所示，圖中601 為刻蝕后形成的正常金屬線，610為形成斷裂缺陷的金屬線，該類斷裂 缺陷較為明顯，按現有的檢測方法就可以得到較為準確的檢測結果。但 是，由于通常在刻蝕后帶有光刻膠掩膜進行檢測時，該光刻膠圖形仍保 持完好，而在去除光刻膠掩膜并清洗后再進行檢測時，卻發現金屬線出現了斷裂缺陷，因此無法僅根據該步檢測分析判斷出該斷裂現象是刻蝕 工藝造成的(金屬線已斷裂，但隱藏在完好的光刻膠下)，還是清洗工 藝造成的。為了確定金屬線斷裂缺陷的產生原因，希望能在去除光刻膠 后、進行清洗前對該金屬線斷裂缺陷進行檢測。
然而，去除光刻膠后，未進行清洗前，待檢測晶圓表面會存在大量
的聚合物(polymer),其會影響到金屬線斷裂缺陷的檢測結果，事實上， 如果在清洗前進行檢測，檢測到的缺陷信息中絕大部分為聚合物所引起 的，其已將真正的金屬線斷裂缺陷隱藏在其中，無法分辨。圖7為利用 現有檢測方法對本發明第二實施例中的金屬線斷裂缺陷在清洗前進行 檢測的結果示意圖，如圖7所示，檢測結果700中，所得到的大量缺陷 信息701實際上都是檢測到的聚合物，其會在隨后進行的清洗工藝中被 去除，并不是真正的缺陷。真正需要檢測得到的金屬線斷裂缺陷信息被 隱藏在其中，無法分辨，實質上也就是未能檢測出待檢測缺陷信息。
為能夠準確檢測到金屬線斷裂缺陷信息，本發明的第二實施例在檢 測前先分析確定了待檢測晶圓上的待檢測缺陷的分布情況。圖8為本發 明第二實施例中的待檢測晶圓的示意圖，如圖8所示， 一個待檢測晶圓 分為了多個晶方(die),各個晶方之間由第一外圍電路802相分隔；每 一個晶方又可以由多個晶粒(cell) 801組成，且各個晶粒也是由其內的 第二外圍電路803相分隔。其中，金屬線斷裂缺陷只會出現在每一個晶 粒801內，而聚合物則主要是集中于各外圍電路所在的區域內(因外圍 電路區域面積較大，易粘附聚合物)。
確定待檢測缺陷的分布情況后，就可以根據金屬線斷裂缺陷在待檢 測晶圓上的分布定義用于檢測金屬線斷裂缺陷的第一檢測區。具體定義 方法如圖8所示，利用周期性排列的橫、縱向的交叉線811和812所圍 成的區域定義第一檢測區先定義多條交叉線，且各交叉線均經過至少 一個待檢測缺陷的分布區域(晶粒內)，然后將各交叉線圍成的區域中位于待檢測的金屬斷裂缺陷的分布區域內的區域定義為第 一檢測區，其 可以是各晶粒所在的區域，也可以是小于各晶粒的區域。本實施例中定
義的第一檢測區大小與各晶粒801相同，實際上是將待檢測晶圓上所有
的晶粒定義為了用于檢測金屬線斷裂缺陷的第一檢測區。由于金屬線斷 裂缺陷個數較少，不會受到檢測設備的缺陷數上限的限制，可以實現對 晶圓的全面檢測，得到金屬線斷裂缺陷在晶圓上的整體分布情況。
定義第一檢測區后，就可以根據待檢測的金屬線斷裂缺陷的特點對 第一檢測區的檢測參數進行設置，將其調整為更適于(或專用于)檢測
該類缺陷的參數值。圖9為利用本發明第二實施例的4企測方法進行缺陷 檢測的結果示意圖，如圖9所示，采用本發明的檢測方法得到的檢測結 果900中，因檢測參數更為合適，可以更全面地檢測到金屬線斷裂缺陷 901，同時，本發明的檢測方法還實現了對無關的聚合物導致的缺陷信 息的回避，因此即使是在清洗前進行檢測，也可以得到金屬線斷裂缺陷 在待檢測晶圓上的較為準確的分布信息。
根據本步檢測的結果可以得知在刻蝕去膠后進行清洗前是否已存 在金屬線斷裂缺陷，如果已存在，可以推斷出該金屬線斷裂缺陷是由清 洗前的刻蝕工藝造成，與清洗工藝無關；如果不存在，則相反，表明該 金屬線斷裂缺陷是由清洗工藝造成，與刻蝕工藝無關。利用本發明第二 實施例的檢測方法可以準確地判斷出產生該類金屬線斷裂缺陷的工藝 步驟，從而可以更快捷地對缺陷產生的原因進行分析判斷，加以解決。
本發明的第一實施例中利用多條交叉線的多個交叉點定義了第一 檢測區，第二實施例中利用多條交叉線的多個交叉區域定義了第一檢測 區，此外，還可以利用本發明的檢驗方法直接定義多個點區域為第一檢 測區，此時，往往適用于缺陷較為細微，且缺陷所在的區域的背景差異 也較大，以致缺陷不易分辨的情況。本發明的第三實施例就是對該種情 況進行說明。圖10為本發明第三實施例中檢測的保險絲結構缺陷的示意圖，如
圖IO所示，在每一個金屬焊盤(pad)1002旁邊都會i殳置有一個保險絲結
構(fUse) 1001,該結構用于在檢測到存儲單元中存在損壞的電容時，
將其熔斷，以啟用備用電容。工藝制造中，為確定該保險絲結構1001
是否正常，希望能對其進行缺陷檢測。圖中1010為出現缺陷的保險絲
結構，其屬于較為細微的缺陷，本身不易檢測到，另外，由于用于形成
焊盤1002的金屬的晶格會有鼓起的現象，且焊盤1002和保險絲結構
1001周圍通常為表面不平整的玻璃化的介質層1003，該類缺陷所在的
區域本身就具有較大的背景差異，如果按現有的檢測方法對該缺陷進行
檢測，該待檢測的較為細微的保險絲結構缺陷是難以檢測到的，其檢測
信息會被淹沒于大量的背景噪聲中(出現如圖1A所示的檢測結果)，根
本無法從中分辨出哪些是所需要得到的待檢測的保險絲結構的缺陷信 自
圖11為本發明第三實施例中定義第一檢測區的示意圖，如圖11所
示，本實施例中，將待檢測晶圓上的各保險絲結構1001所在的點區域 定義為第一檢測區1101 (圖中所示的虛線框)。對其設置了專門的檢測 參數，如設置了較低的檢測閾值；將待檢測晶圓的其他區域定義為第二 檢測區，仍沿用了原有的檢測參數(檢測閾值較高，以防止檢測到大量 無關的因背景差異而導致的噪聲信息)。采用該方法后得到的檢測結果 可以屏蔽掉無關的噪聲干擾信,t、。
圖12為利用本發明第三實施例的檢測方法進行缺陷檢測的結果示 意圖，如圖12所示，釆用本發明的檢測方法得到的檢測結果1200中， 僅檢測到了保險絲結構缺陷1201,而沒有檢測到大量的無關的噪聲信 息，準確地反映了所要檢測的保險絲結構的缺陷分布情況。
總之，利用本發明的半導體器件的缺陷檢測方法進行缺陷檢測，可 以檢測到利用現有的檢測方法不易檢測到的缺陷，得到較為準確的缺陷分布信息，提高了缺陷檢測的全面性和準確性。
注意到，只要是結合待檢測缺陷(一種或多種)的分布特點，在待 檢測晶圓上定義了至少一個位于待檢測缺陷的分布區內的檢測區(待檢 測缺陷只有一種時，僅定義一個位于待檢測缺陷分布區域內的第一檢測 區即可，如果待檢測缺陷為多種，則可以按其分布情況將待檢測晶圓分 為多個檢測區)，并按照該待檢測缺陷的檢測特點設置各檢測區的檢測 參數(如，檢測閾值參數或缺陷標記顏色參數)，然后再對待檢測晶片 進行掃描檢測的檢測方法都應落于本發明的保護范圍內。
本發明雖然以較佳實施例公開如上，但其并不是用來限定本發明， 任何本領域技術人員在不脫離本發明的精神和范圍內，都可以做出可能 的變動和修改，因此本發明的保護范圍應當以本發明權利要求所界定的 范圍為準。
權利要求
1、一種半導體器件的缺陷檢測方法，其特征在于，包括步驟提供待檢測晶圓；確定所述待檢測晶圓上的待檢測缺陷；確定所述待檢測缺陷在所述待檢測晶圓上的分布區域；在所述待檢測晶圓上定義第一檢測區，且所述第一檢測區位于所述待檢測缺陷的分布區域內；設置所述第一檢測區的第一檢測參數；按照所述第一檢測參數檢測所述第一檢測區的缺陷。
2、 如權利要求1所述的檢測方法，其特征在于所述第一檢測區 為所述待;險測缺陷的分布區域的部分或全部。
3、 如權利要求1所述的檢測方法，其特征在于在所述待檢測晶 圓上定義第一檢測區，至少包括步驟在所述待檢測晶圓上定義兩條以上的交叉線，且所述交叉線的各交 叉點均位于所述待檢測缺陷的分布區域內； 將所述各交叉點定義為第 一檢測區。
4、 如權利要求1所述的檢測方法，其特征在于在所述待檢測晶 圓上定義第一檢測區，至少包括步驟在所述待檢測晶圓上定義四條以上的交叉線，且各所述交叉線均經 過至少 一個所述待檢測缺陷的分布區域；將位于所述待檢測缺陷的分布區域內的由所述交叉線圍成的各交 叉區域定義為第一^r測區。
5、 如權利要求1所述的檢測方法，其特征在于在所述待檢測晶 圓上定義第一4企測區，至少包括步驟在所述待檢測晶圓上定義至少一個點區域，且各點區域均位于所述 待檢測缺陷的分布區域內；將各所述點區域定義為所述第 一檢測區。
6、 如權利要求1所述的檢測方法，其特征在于在所述待檢測晶 圓上定義第一檢測區之后，還包括步驟在所述待檢測晶圓上定義第二檢測區； 設置所述第二檢測區的第二檢測參數； 按照所述第二檢測參數檢測所述第二檢測區的缺陷。
7、 如權利要求1或6所述的檢測方法，其特征在于所述檢測參 數包含檢測閾值。
8、 如權利要求6所述的檢測方法，其特征在于所述檢測參數包 含缺陷標記顏色。
9、 如權利要求6所述的檢測方法，其特征在于檢測所述第一檢 測區的缺陷是在掃描至所述第一檢測區時進行；檢測所述第二檢測區的 缺陷是在掃描至所述第二檢測區時進行。
10、 如權利要求1所述的檢測方法，其特征在于所述待檢測缺陷 至少包含刻蝕孔形變缺陷、清洗前的金屬線斷裂缺陷或保險絲結構缺陷 中的一種。
全文摘要
本發明公開了一種半導體器件的缺陷檢測方法，包括步驟提供待檢測晶圓；確定所述待檢測晶圓上的待檢測缺陷；確定所述待檢測缺陷在所述待檢測晶圓上的分布區域；在所述待檢測晶圓上定義第一檢測區，且所述第一檢測區位于所述待檢測缺陷的分布區域內；設置所述第一檢測區的第一檢測參數；按照所述第一檢測參數檢測所述第一檢測區的缺陷。利用本發明的缺陷檢測方法可以檢測到不易檢測到的缺陷，得到較準確的缺陷分布信息，簡化了對缺陷信息進行分析的過程。
文檔編號H01L21/66GK101295659SQ20071004038
公開日2008年10月29日 申請日期2007年4月29日 優先權日2007年4月29日
發明者李成功 申請人:中芯國際集成電路制造(上海)有限公司