專利名稱：Cmp工藝缺陷檢測方法和淺溝槽隔離的制作方法
技術領域：
本發明涉及半導體制造技術，特別涉及一種CMP工藝缺陷檢測方法和淺溝槽隔離的制作方法。
背景技術：
化學機械拋光(Chemical Mechanical Polishing，CMP)工藝是在無塵室的大氣環境中，利用機械力對晶片表面作用，在表面薄膜層產生斷裂腐蝕的動力，同時由研磨液中的化學物質通過反應來增加其斷裂腐蝕的效率，從而將晶片凹凸不平的表面平坦化。目前，CMP工藝已經廣泛用于非金屬平坦化和金屬連線平坦化的過程。其中，淺溝槽隔離平坦化(STI CMP)已成為制作器件之間絕緣隔離的關鍵技術。一般說來，制作STI的主要步驟包括首先在晶片上刻蝕出淺溝槽，接著沉積隔離介質層填充溝槽、最后采用CMP 工藝將晶片表面平坦化。現有的一種STI CMP工藝如圖1所示，襯底10表面具有有源區11和有源區之間的淺溝槽12，淺溝槽12外的襯底10表面具有拋光阻擋層13，所述拋光阻擋層13通常為氧化硅層，淺溝槽12和拋光阻擋層13上方覆蓋有隔離介質層14，所述隔離介質層14通常為
氧化硅層。STI CMP工藝的目標是磨掉比拋光阻擋層13高的部分隔離介質層14，僅留下淺溝槽12內的部分隔離介質層14，從而實現平坦化。在拋光過程中，通過終點檢測的方法，當研磨界面從隔離介質層14過渡到拋光阻擋層13的時候停止拋光。拋光阻擋層13的厚度決定了 CMP工藝允許的過度拋光量，并使拋光過程不至于把襯底10的有源區11暴露并帶來損傷。化學機械拋光工藝中主要檢測參數包括磨除速率(Removal Rate)，研磨均勻性 (Uniformity)以及缺陷量(Defect)。對于化學機械拋光而言，主要的缺陷種類包括表面小顆粒、表面刮傷、研磨劑殘留等。這些缺陷將直接影響最終集成電路產品的良率。由于引起缺陷的原因復雜多變，在實際生產過程中，準確、及時的發現缺陷及其產生的原因是改善良率的前提條件。對于表面劃傷缺陷來說，一方面可能是由CMP工藝本身的研磨墊和研磨液導致，另一方面也可能由CMP工藝之前的其他工藝引起，因此，如何提供一種快速、準確確定缺陷種類的缺陷檢測方法，成為改善CMP工藝可靠性、提高產能的關鍵。

發明內容
本發明解決的問題是如何提供一種快速、準確確定缺陷產生原因的缺陷檢測方法，改善CMP工藝可靠性并提高產能。本發明解決的另一種問題是如何提供一種淺溝槽隔離的制作方法，能夠改善工藝可靠性并提高產能。為解決上述問題，本發明提供一種CMP工藝缺陷檢測方法，包括
提供基底，所述基底具有至少兩個開口，所述開口之間具有半導體結構，所述半導體結構上具有研磨阻擋層；在所述開口內的基底表面和研磨阻擋層上覆蓋介質層；進行CMP工藝去除所述研磨阻擋層之上的介質層，從而平坦化所述基底表面，然后去除所述研磨阻擋層；在開口內覆蓋介質層之前或者去除研磨阻擋層之后，測量所述半導體結構的關鍵尺寸；檢測CMP工藝后基底表面是否具有劃痕缺陷，如果是，則進行下一步；判斷所述半導體結構的關鍵尺寸是否大于預設值，如果是，確定所述劃痕缺陷由標記刻蝕過程引入。所述判斷半導體結構的關鍵尺寸是否大于預設值的步驟還包括如果否，則確定所述劃痕缺陷由CMP工藝本身引入。所述開口為溝槽或通孔。所述開口為淺溝槽，所述半導體結構為有源區。所述關鍵尺寸是否大于預設值決定所述CMP工藝中是否采用反型掩膜層工藝。所述反型掩膜層工藝包括以下步驟形成介質層之后，在所述介質層上形成反型掩膜層；在所述反型掩膜層中形成所述半導體結構的圖案；以具有半導體結構圖案的反型掩膜層為刻蝕阻擋層，刻蝕所述介質層；去除所述反型掩膜層。所述反型掩膜層中的半導體結構的圖案相對于半導體結構具有縮減尺寸，所述預設值為光刻膠縮減尺寸的兩倍。所述測量半導體結構的關鍵尺寸采用非破壞式的測量方法。還提供一種淺溝槽隔離的制作方法，包括以下步驟提供半導體襯底，所述半導體襯底具有多個有源區。在所述半導體襯底表面形成研磨阻擋層。在所述半導體襯底內多個有源區之間形成淺溝槽。在所述淺溝槽內和研磨阻擋層上的半導體襯底表面形成介質層。進行CMP工藝去除所述研磨阻擋層之上的介質層，留下淺溝槽內的介質層，從而平坦化所述基底表面，最后去除所述研磨阻擋層。在溝槽內覆蓋介質層之前或者去除研磨阻擋層之后，測量所述有源區的關鍵尺寸。當CMP工藝后基底表面具有劃痕缺陷時，判斷所述有源區的關鍵尺寸是否大于預設值，如果是，確定所述劃痕缺陷由標記刻蝕過程引入；如果否，則確定所述劃痕缺陷由 CMP工藝本身引入。根據上述步驟確定的缺陷引起的原因，采取相應的解決措施以減少劃痕缺陷。與現有技術相比，上述技術方案具有以下優點通過上述檢測方法，測量有源區關鍵尺寸，無需破壞基底，判斷所述半導體結構的關鍵尺寸是否大于預設值，即可確定劃痕缺陷產生的原因，能夠快速、準確的確定缺陷產生原因，進而針對不同的原因采取有針對性的措施，從而改善CMP工藝可靠性并提高產能。所述淺溝槽隔離的制作方法中的CMP工藝可以迅速、準確的確定缺陷引起的原因，采取相應的解決措施提高減少劃痕缺陷，進而提高產能。


通過附圖所示，本發明的上述及其它目的、特征和優勢將更加清晰。在全部附圖中相同的附圖標記指示相同的部分。并未刻意按實際尺寸等比例縮放繪制附圖，重點在于示出本發明的主旨。圖1現有的一種STI CMP工藝的示意圖；圖2為實施例一中CMP工藝缺陷檢測方法的流程圖；圖3至圖9為實施例一中CMP工藝缺陷檢測方法的示意圖；圖10為實施例二中CMP工藝后基底器件區的電子顯微俯視圖。
具體實施例方式為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實施方式
做詳細的說明。在下面的描述中闡述了很多具體細節以便于充分理解本發明，但是本發明還可以采用其他不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發明內涵的情況下做類似推廣，因此本發明不受下面公開的具體實施例的限制。其次，本發明結合示意圖進行詳細描述，在詳述本發明實施例時，為便于說明，表示器件結構的剖面圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應限制本發明保護的范圍。此外，在實際制作中應包含長度、寬度及深度的三維空間尺寸。本發明的主要貢獻在于，發現了引起CMP工藝劃痕缺陷的原因之一(即打標產生的威脅顆粒)與特定半導體結構(例如有源區)關鍵尺寸之間的關系，繼而通過檢測有源區的關鍵尺寸，即可確定引起CMP工藝劃痕缺陷的原因。以下結合附圖詳細說明本發明的具體實施方式
。實施例一本實施例以淺溝槽(STI)的CMP工藝過程為背景，詳細說明CMP工藝缺陷的檢測方法。圖2為本實施例中提供的CMP工藝缺陷檢測方法的流程圖，圖3至圖9為本實施例中提供的CMP工藝缺陷檢測方法的示意圖，如圖所示，所述方法包括步驟Sl 提供基底100，所述基底100具有多個開口 101，各個開口 101之間具有半導體結構102，所述半導體結構102上具有研磨阻擋層103 ；本實施例中，所述開口 101為淺溝槽，多個淺溝槽101之間的半導體結構102為有源區，所述研磨阻擋層103例如為氮化硅層，參見圖3。所述基底100例如為單晶硅襯底，也可以為其他元素半導體材料，例如鍺或硅鍺 (SiGe)，也可以為化合物半導體材料，例如碳化硅、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵或其組合，也可以是絕緣體上硅(SOI)；優選的，所述淺溝槽101內還具有墊氧化層，用于修復溝槽表面應力并提高后續沉積的介質層與基底100之間的附著力。步驟S2 測量所述有源區102關鍵尺寸，即有源區102的寬度D (見圖3)；由于淺溝槽101的側壁與基底100表面并不垂直，而是具有一定的角度，則有源區102的寬度D可以為相鄰淺溝槽頂部的側壁間的距離，也可以為淺溝槽頂部側壁間距和底部側壁間距的平均值。優選的，所述有源區102的寬度D從電子顯微俯視圖中直接測量，這種方式為非接觸式測量，對產品沒有破壞性損傷；可選的，所述有源區102的寬度也可以截取芯片測試區，由電子顯微剖視圖中測量。步驟S3 如圖4所示，在所述淺溝槽101內的基底100表面和研磨阻擋層103上覆蓋介質層104 ；該介質層104填充入淺溝槽101內后用于實現多個有源區102之間的隔離絕緣，所述介質層104的材料為氧化硅或摻雜氧化硅，例如，PSG、BSG等，該介質層104例如采用化學氣相沉積法形成，優選的，所述化學氣相沉積法為高密度等離子體化學氣相沉積法(HDPCVD)。步驟S4 進行CMP工藝去除所述研磨阻擋層103之上的介質層104，留下淺溝槽 101內的介質層104，從而平坦化所述基底表面；然后去除研磨阻擋層103。在0. 18微米技術節點中，該步驟S4可以采用有源區反型掩膜層(Active area Reverse mask)的工藝，而所述有源區102的關鍵尺寸是否大于預設值決定了所述CMP工藝中是否采用有源區反型掩膜層的工藝，當基底上具有關鍵尺寸大于預設值的有源區(即AR 有源區102a)時，則需要采用有源區反型掩膜層的工藝，該工藝在CMP工藝前先通過刻蝕去除部分介質層，從而為STI CMP獲得更大的工藝窗口。具體的，如圖5所示，在所述介質層104上形成AR光刻膠層105，曝光、顯影后在所述AR光刻膠層105中形成AR有源區10 的圖案，其中，AR有源區10 關鍵尺寸大于預設值。如圖6所示，以所述AR光刻膠層105為刻蝕阻擋層，對介質層104進行刻蝕，刻蝕停止在所述研磨阻擋層103，從而去除AR有源區10 上的介質層104。對于AR有源區來說，當其關鍵尺寸大于預設值時，其在AR光刻膠層105圖案中的關鍵尺寸相對實際的關鍵尺寸有一定縮減尺寸SD。所述預設值為AR光刻膠層中AR有源區圖案縮減尺寸SD兩倍，例如圖6所示，SD = 0. 8微米，則AR有源區關鍵尺寸的預設值為 1. 6微米，圖6中AR有源區的關鍵尺寸為2. 4微米，大于預設值1. 6微米，所以在CMP工藝前需要采用有源區反型掩膜層(Active area Reverse mask)的工藝。換言之，當有源區關鍵尺寸大于縮減尺寸的兩倍時，可以采用AR光刻膠層，發明人研究發現，采用AR光刻膠層是引起CMP工藝劃痕缺陷的原因之一，如圖7所示，晶片激光打標的步驟中會產生如圖中所示的顆粒缺陷106a、106b，這些顆粒缺陷可能會散落到基底的器件區中，如圖8所示，一部分顆粒106a會在清洗工藝中被去除，而另一部分顆粒106b 會落入反型掩膜層工藝中在介質層內形成的通道A，成為威脅顆粒。如圖9所示，后續CMP工藝中，這些威脅顆粒106b隨著研磨的推進，逐步進入下面研磨阻擋層，直到進入研磨阻擋層下面的有源區表面形成劃痕。可見，上述威脅顆粒是有別于CMP工藝本身引入劃痕缺陷的另一因素。也就是說，只要采用了 AR掩膜層工藝，在STI CMP之后就會產生由上述威脅顆粒引起的劃痕缺陷，因此，通過檢測有源區的關鍵尺寸是否大于設定值即可確定劃痕缺陷產生的原因，采取相應的措施提高良率。步驟S5 檢測CMP工藝后基底表面是否具有劃痕缺陷，如果是，則進行步驟S6，如果否，則繼續檢測其他缺陷。步驟S6 判斷所述有源區的關鍵尺寸是否大于預設值，如果是，確定所述劃痕缺陷由標記刻蝕過程引入。具體的，正如步驟S4中闡述的那樣，CMP工藝后產生的劃痕缺陷可能由AR掩膜層工藝引起，也可能由CMP工藝本身的研磨墊和研磨液引起，在步驟S6中，通過判斷有源區的關鍵尺寸是否大于預設值，即可確定是否采用了 AR掩膜層工藝，繼而確定劃痕缺陷由于打標過程產生的威脅顆粒引起。對于所述有源區的關鍵尺寸是否大于預設值的判斷結果，如果否，則確定所述劃痕缺陷由CMP工藝本身引入。由此可見，通過上述檢測方法，在電子顯微俯視圖中測量形成淺溝槽后的有源區關鍵尺寸，無需破壞基底，即可確定劃痕缺陷產生的原因，能夠快速、準確的確定缺陷產生原因，進而針對不同的原因采取有針對性的措施，從而改善CMP工藝可靠性并提高產能。本實施例中的檢測方法以STI CMP過程為背景，所述開口為淺溝槽，所述半導體結構為有源區。實際上，也可以為其他CMP工藝，例如Poly CMP,PMD CMP,IMD CMP和金屬CMP 等，其中所述開口為溝槽或通孔。上述反型掩膜層為AR光刻膠層，在本發明的其他實施例中也可以為AR硬掩膜層。本實施例中，在形成淺溝槽之后、淀積介質層之前測量有源區的關鍵尺寸，實際上，也可以在STI CMP工藝之后測量有源區的關鍵尺寸，以下實施例詳細說明。實施例二本實施例中提供的CMP工藝缺陷檢測方法包括以下步驟步驟Sll 提供基底，所述基底具有多個淺溝槽，各個淺溝槽之間具有有源區，所述有源區上具有研磨阻擋層。步驟S12 在所述淺溝槽內的基底表面和研磨阻擋層上覆蓋介質層，該介質層填充入淺溝槽內后用于實現多個有源區之間的隔離絕緣。步驟S13 進行CMP工藝去除所述研磨阻擋層之上的介質層，留下淺溝槽內的介質層，從而平坦化所述基底表面，最后去除所述研磨阻擋層。步驟S14 測量所述有源區關鍵尺寸，即有源區的寬度。由于CMP工藝之后，參照圖9所示，淺溝槽隔離區和有源區之間不僅材料不同而且在剖面方向上還具有臺階，因此，所述有源區的寬度可以從電子顯微俯視圖中直接測量有源區頂部的邊界，這種方式為非接觸式測量，對產品沒有破壞性損傷。圖10為本實施例中CMP工藝后基底器件區的電子顯微俯視圖，其中，有源區的寬度D為9. 8微米。步驟S15 檢測CMP工藝后基底表面的是否具有劃痕缺陷，如果是，則進行步驟 S16，如果否，則繼續檢測其他缺陷。步驟S16 判斷所述有源區的關鍵尺寸是否大于預設值，如果是，確定所述劃痕缺陷由標記刻蝕過程引入；如果否，則確定所述劃痕缺陷由CMP工藝本身引入。本實施例CMP工藝檢測方法的各個步驟的具體實現過程與實施例一類似，在此不
再一一贅述。本發明還提供一種淺溝槽隔離的制作方法，以下詳細說明。
實施例三所示淺溝槽隔離的制作方法包括以下步驟步驟S21 提供半導體襯底，所述半導體襯底具有多個有源區。步驟S22 在所述半導體襯底表面形成研磨阻擋層。步驟S23 在所述半導體襯底內多個有源區之間形成淺溝槽。步驟S24 測量所述淺溝槽之間有源區的關鍵尺寸。步驟S25 在所述淺溝槽內和研磨阻擋層上的半導體襯底表面形成介質層。步驟S26 進行CMP工藝去除所述研磨阻擋層之上的介質層，留下淺溝槽內的介質層，從而平坦化所述基底表面，最后去除所述研磨阻擋層。步驟S27 當CMP工藝后基底表面具有劃痕缺陷時，判斷所述有源區的關鍵尺寸是否大于預設值，如果是，確定所述劃痕缺陷由標記刻蝕過程引入；如果否，則確定所述劃痕缺陷由CMP工藝本身引入。步驟S28 根據上述步驟確定的缺陷引起的原因，采取相應的解決措施以減少劃痕缺陷。本發明的其他實施例中，所述步驟M可以在CMP工藝(步驟26)之后進行。此外，所述步驟23之后，還可以包括在所述淺溝槽內形成墊氧化層，用于修復表面應力。上述淺溝槽隔離的制作過程步驟21-23、25力6的具體步驟可以結合現有技術的各種方法，均可實現本發明的效果，也屬于本發明的保護范圍。以上所述，僅是本發明的較佳實施例而已，并非對本發明作任何形式上的限制。雖然本發明已以較佳實施例披露如上，然而并非用以限定本發明。任何熟悉本領域的技術人員，在不脫離本發明技術方案范圍情況下，都可利用上述揭示的方法和技術內容對本發明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此， 凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發明技術方案保護的范圍內。
權利要求
1.一種CMP工藝缺陷檢測方法，其特征在于，包括提供基底，所述基底具有至少兩個開口，所述開口之間具有半導體結構，所述半導體結構上具有研磨阻擋層；在所述開口內的基底表面和研磨阻擋層上覆蓋介質層；進行CMP工藝去除所述研磨阻擋層之上的介質層，從而平坦化所述基底表面，然后去除所述研磨阻擋層；在開口內覆蓋介質層之前或者去除研磨阻擋層之后，測量所述半導體結構的關鍵尺寸；檢測CMP工藝后基底表面是否具有劃痕缺陷，如果是，則進行下一步； 判斷所述半導體結構的關鍵尺寸是否大于預設值，如果是，確定所述劃痕缺陷由標記刻蝕過程引入。
2.根據權利要求1所述的CMP工藝缺陷檢測方法，其特征在于，所述判斷半導體結構的關鍵尺寸是否大于預設值的步驟還包括如果否，則確定所述劃痕缺陷由CMP工藝本身引入。
3.根據權利要求2所述的CMP工藝缺陷檢測方法，其特征在于，所述開口為溝槽或通孔。
4.根據權利要求2所述的CMP工藝缺陷檢測方法，其特征在于，所述開口為淺溝槽，所述半導體結構為有源區。
5.根據權利要求1所述的CMP工藝缺陷檢測方法，其特征在于，所述關鍵尺寸是否大于預設值決定所述CMP工藝中是否采用反型掩膜層工藝。
6.根據權利要求5所述的CMP工藝缺陷檢測方法，其特征在于，所述反型掩膜層工藝包括以下步驟形成介質層之后，在所述介質層上形成反型掩膜層；在所述反型掩膜層中形成所述半導體結構的圖案；以具有半導體結構圖案的反型掩膜層為刻蝕阻擋層，刻蝕所述介質層；去除所述反型掩膜層。
7.根據權利要求6所述的CMP工藝缺陷檢測方法，其特征在于，所述反型掩膜層中的半導體結構的圖案相對于半導體結構具有縮減尺寸，所述預設值為光刻膠縮減尺寸的兩倍。
8.根據權利要求1 7任一項所述的CMP工藝缺陷檢測方法，其特征在于，所述測量半導體結構的關鍵尺寸采用非破壞式的測量方法。
9.一種淺溝槽隔離的制作方法，其特征在于，包括以下步驟提供半導體襯底，所述半導體襯底具有多個有源區，并在所述半導體襯底表面形成研磨阻擋層；在所述半導體襯底內多個有源區之間形成淺溝槽； 在所述淺溝槽內和研磨阻擋層上的半導體襯底表面形成介質層； 進行CMP工藝去除所述研磨阻擋層之上的介質層，留下淺溝槽內的介質層，從而平坦化所述基底表面，最后去除所述研磨阻擋層；在溝槽內覆蓋介質層之前或者去除研磨阻擋層之后，測量所述有源區的關鍵尺寸； 當CMP工藝后基底表面具有劃痕缺陷時，判斷所述有源區的關鍵尺寸是否大于預設值，如果是，確定所述劃痕缺陷由標記刻蝕過程引入；如果否，則確定所述劃痕缺陷由CMP 工藝本身引入；根據上述步驟確定的缺陷引起的原因，采取相應的解決措施以減少劃痕缺陷。
全文摘要
本發明提供一種CMP工藝缺陷檢測方法和淺溝槽隔離的制作方法，所述檢測方法包括提供基底，所述基底具有至少兩個開口，所述開口之間具有半導體結構，所述半導體結構上具有研磨阻擋層；在所述開口內的基底表面和研磨阻擋層上覆蓋介質層；進行CMP工藝去除所述研磨阻擋層之上的介質層，從而平坦化所述基底表面，然后去除所述研磨阻擋層；在開口內覆蓋介質層之前或者去除研磨阻擋層之后，測量所述半導體結構的關鍵尺寸；檢測CMP工藝后基底表面是否具有劃痕缺陷，如果是，則判斷所述半導體結構的關鍵尺寸是否大于預設值，如果是，確定所述劃痕缺陷由標記刻蝕過程引入。通過上述檢測方法，可以改善CMP工藝可靠性并提高產能。
文檔編號H01L21/762GK102543786SQ20101059926
公開日2012年7月4日 申請日期2010年12月21日 優先權日2010年12月21日
發明者陳亞威 申請人:無錫華潤上華半導體有限公司, 無錫華潤上華科技有限公司