本公開涉及半導(dǎo)體領(lǐng)域，更具體地涉及集成電路芯片封裝裝置、引線框架及電源管理電路。

背景技術(shù)：

1、集成電路芯片的制造過程主要包括以下幾個階段：集成電路芯片的設(shè)計階段、集成電路芯片的制作階段、集成電路芯片的封裝階段、以及集成電路芯片的測試階段。當(dāng)集成電路芯片制作完成后，集成電路芯片上通常有多個焊墊。在集成電路芯片的封裝階段，通常會把集成電路芯片上的這些焊墊與對應(yīng)的引線框架互相電連接。集成電路芯片通常是通過粘接膠(導(dǎo)電類或絕緣類)或焊錫膏、焊線、或者以植球結(jié)合的方式連接到引線框架上，使得集成電路芯片的這些焊墊與引線框架的接點電連接，從而實現(xiàn)集成電路芯片的封裝結(jié)構(gòu)內(nèi)部的電氣連接。

2、隨著功率類集成電路芯片越來越多地被使用，如何實現(xiàn)集成電路芯片小型化高散熱性能的封裝成為半導(dǎo)體行業(yè)普遍關(guān)心的問題。

技術(shù)實現(xiàn)思路

1、本公開的實施例提供了新穎的集成電路芯片封裝裝置、應(yīng)用于該封裝裝置中的引線框架、以及包括該集成電路芯片封裝裝置的電源管理電路。

2、本公開的一方面提供了一種集成電路芯片封裝裝置。該集成電路芯片封裝裝置包括：集成電路芯片，包括下述項中的兩項或三項：一個或多個控制芯片、一個或多個開關(guān)管、以及一個或多個貼片器件；引線框架，包括：三個或更多個載片臺，用于承載集成電路芯片，和至少兩個引腳，各自耦合到三個或更多個載片臺中的一個；以及封裝體，用于封裝集成電路芯片和引線框架，其中至少兩個引腳延伸到封裝體外部。

3、本公開的另一方面提供了一種應(yīng)用于集成電路芯片封裝裝置的引線框架。該引線框架包括：三個或更多個載片臺，用于承載集成電路芯片，所述集成電路芯片包括下述項中的兩項或三項：一個或多個控制芯片、一個或多個開關(guān)管以及一個或多個貼片器件；以及至少兩個引腳，各自耦合到所述三個或更多個載片臺中的一個。

4、本公開的另一方面提供了一種采用上述集成電路芯片封裝裝置的電源管理電路。

5、根據(jù)本公開的集成電路芯片封裝裝置與同類結(jié)構(gòu)相比，具有集成度更高、體積更小、更好的散熱性能、制造成本較低等優(yōu)點，因此適用于電源管理類集成電路芯片的設(shè)計封裝、規(guī)模化制造和應(yīng)用。

技術(shù)特征：

1.一種集成電路芯片封裝裝置，其特征在于，包括：

2.如權(quán)利要求1所述的集成電路芯片封裝裝置，其特征在于，所述三個或更多個載片臺中至少有一個載片臺的至少一部分暴露于所述封裝體外部。

3.如權(quán)利要求2所述的集成電路芯片封裝裝置，其特征在于，暴露于所述封裝體外部的載片臺的至少一部分相對于至少一個其他載片臺被打凹下沉或半蝕刻，并且被打凹下沉的該至少一部分或該至少一部分經(jīng)半蝕刻后的剩余部分暴露于所述封裝體外部。

4.如權(quán)利要求2所述的集成電路芯片封裝裝置，其特征在于，暴露于所述封裝體外部的載片臺的厚度等于或大于至少一個其他載片臺，以使得該載片臺暴露于所述封裝體外部。

5.如權(quán)利要求1所述的集成電路芯片封裝裝置，其特征在于，所述三個或更多個載片臺中每一者的表面包括下述一種或多種：全部或局部鍍銀表面、裸銅表面或粗化表面。

6.如權(quán)利要求1所述的集成電路芯片封裝裝置，其特征在于，所述三個或更多個載片臺中的至少一者上設(shè)置有至少一個鎖膠孔。

7.如權(quán)利要求1所述的集成電路芯片封裝裝置，其特征在于，所述三個或更多個載片臺中的至少一者上設(shè)置有至少一個鍍銀區(qū)。

8.如權(quán)利要求1所述的集成電路芯片封裝裝置，其特征在于，所述三個或更多個載片臺中每一者上承載有一個或多個所述集成電路芯片，并且當(dāng)承載有多個所述集成電路芯片時，多個所述集成電路芯片被水平布置或疊封布置。

9.如權(quán)利要求1所述的集成電路芯片封裝裝置，其特征在于，所述三個或更多個載片臺、所述集成電路芯片、以及所述至少兩個引腳的位于所述封裝體內(nèi)部的部分之間通過以下方式中的一種或多種進行連接：粘接、焊接、打線或橋接。

10.如權(quán)利要求1所述的集成電路芯片封裝裝置，其特征在于，貼片器件通過以下方式中的至少一種連接到載片臺：粘接、焊接或打線。

11.如權(quán)利要求9或10所述的集成電路芯片封裝裝置，其特征在于，當(dāng)通過打線方式進行連接時，使用直徑在0.8密耳到2密耳之間的相同或不同直徑的金屬線。

12.如權(quán)利要求1所述的集成電路芯片封裝裝置，其特征在于，所述三個或更多個載片臺以及所述至少兩個引腳中每一者的厚度均大于或等于0.125毫米且小于或等于0.45毫米。

13.如權(quán)利要求1所述的集成電路芯片封裝裝置，其特征在于，所述的集成電路芯片封裝裝置的厚度大于或等于1毫米且小于或等于2毫米。

14.如權(quán)利要求1所述的集成電路芯片封裝裝置，其特征在于，所述三個或更多個載片臺兩兩之間的間距大于或等于0.125毫米且小于或等于0.3毫米。

15.如權(quán)利要求1所述的集成電路芯片封裝裝置，其特征在于，所述至少兩個引腳延伸到所述封裝體外部的長度大于或等于0.3毫米且小于或等于0.8毫米。

16.如權(quán)利要求1所述的集成電路芯片封裝裝置，其特征在于，包括且僅包括兩個引腳。

17.一種引線框架，其特征在于，包括：

18.一種電源管理電路，其特征在于，包括如權(quán)利要求1到16中任一項所述的集成電路芯片封裝裝置。

技術(shù)總結(jié)
本公開提供了一種集成電路芯片封裝裝置、引線框架及電源管理電路。該集成電路芯片封裝裝置包括：集成電路芯片，包括下述項中的兩項或三項：一個或多個控制芯片、一個或多個開關(guān)管、以及一個或多個貼片器件；引線框架，包括：三個或更多個載片臺，用于承載集成電路芯片，和至少兩個引腳，各自耦合到三個或更多個載片臺中的一個；以及封裝體，用于封裝集成電路芯片和引線框架，其中至少兩個引腳延伸到封裝體外部。根據(jù)本公開的集成電路芯片封裝裝置與同類結(jié)構(gòu)相比，具有集成度更高、體積更小、更好的散熱性能、制造成本較低等優(yōu)點，因此適用于電源管理類集成電路芯片的設(shè)計封裝、規(guī)?；圃旌蛻?yīng)用。

技術(shù)研發(fā)人員：張學(xué)豪,張秀紅,趙時峰
受保護的技術(shù)使用者：昂寶電子（上海）有限公司
技術(shù)研發(fā)日：20240202
技術(shù)公布日：2025/4/28