本發明涉及半導體，尤其涉及一種懸浮屏蔽層的制造方法。

背景技術：

1、目前加密芯片很多用到金屬屏蔽層，用來對芯片進行遮擋和屏蔽，其中大部分金屬屏蔽層都是直接使用頂層金屬和次頂層金屬作為主動屏蔽層，通過比較輸入和輸出信號的不同判斷芯片是否被破壞。但是這種屏蔽層對頂層金屬布線要求很高，占用頂層金屬資源，如圖1所示。還有一種被動屏蔽層，單獨使用一層金屬，檢測屏蔽層內的電學參數變化，主要起到遮蔽與掩蓋作用。

2、芯片金屬屏蔽層的制造主要是采用金屬薄膜制備技術。在芯片的制備過程中，會在晶圓表面制作一層金屬薄膜層，之后再進行光刻、濕法腐蝕等制造步驟，從而形成金屬屏蔽層。目前可以通過在頂層金屬層(mt)上方單獨增加一金屬層，不做互聯，目的是為了節省光罩，然后對其進行曝光，刻蝕出拓撲結構形成金屬屏蔽層。但是這種工藝存在以下問題：因為增加了特殊金屬圖案的刻蝕，會增加聚合物等副產物，并且金屬屏蔽層是懸浮的，與下方無連接，更容易造成電弧放電(arcing)；在金屬屏蔽層沉積之后，由于金屬需要一定厚度保證不透光，在做曝光時需要的對準標記很難找到，導致曝光不準確的問題。

技術實現思路

1、本發明的目的在于提供一種懸浮屏蔽層的制造方法，以避免金屬屏蔽層刻蝕帶來的電弧放電影響，而且可以解決曝光時的對準問題。

2、為達到上述目的，本發明提供一種懸浮屏蔽層的制造方法，包括：

3、提供襯底，在所述襯底上形成有頂層金屬層；

4、在所述襯底上形成頂層金屬介質層，所述頂層金屬介質層覆蓋所述頂層金屬層；

5、刻蝕所述頂層金屬介質層形成具有屏蔽層圖案的屏蔽層凹槽，并在所述屏蔽層凹槽內沉積金屬屏蔽層；

6、形成鈍化層，所述鈍化層覆蓋所述金屬屏蔽層和所述頂層金屬介質層。

7、可選的，刻蝕所述頂層金屬介質層形成屏蔽層凹槽之前，還包括：對所述頂層金屬介質層進行平坦化工藝處理。

8、可選的，在所述屏蔽層凹槽沉積金屬屏蔽層之后，形成鈍化層之前，還包括：對沉積有所述金屬屏蔽層的頂層金屬介質層進行平坦化工藝處理。

9、可選的，所述鈍化層包括第一鈍化層和第二鈍化層，所述第一鈍化層包括teos層，所述第二鈍化層包括氮化硅層。

10、可選的，形成鈍化層之后還包括：刻蝕所述鈍化層和所述頂層金屬介質層，以形成暴露部分所述頂層金屬層的頂表面的開口。

11、可選的，所述屏蔽層圖案包括具有拓撲結構的陣列。

12、可選的，所述金屬屏蔽層包括氮化鈦層。

13、可選的，通過等離子增強化學氣相沉積的方式形成所述頂層金屬介質和所述鈍化層。

14、可選的，所述平坦化工藝為化學機械研磨。

15、綜上，本發明提供了一種懸浮屏蔽層的制造方法，在襯底上形成覆蓋頂層金屬層的頂層金屬介質層，然后對頂層金屬介質層進行刻蝕，形成具有屏蔽層圖案的屏蔽層凹槽并在所述屏蔽層凹槽內沉積金屬屏蔽層，然后進行鈍化層沉積、曝光和刻蝕得到所需屏蔽層結構。本發明提供的懸浮屏蔽層制造方法可以避免金屬屏蔽層刻蝕帶來的電弧放電影響，而且可以解決曝光時的對準問題。進一步的，本發明中采用tin作為金屬屏蔽層，可以減小屏蔽層產生的應力，提高了半導體器件的性能。

技術特征：

1.一種懸浮屏蔽層的制造方法，其特征在于，包括：

2.根據權利要求1所述懸浮屏蔽層的制造方法，其特征在于，刻蝕所述頂層金屬介質層形成屏蔽層凹槽之前，還包括：對所述頂層金屬介質層進行平坦化工藝處理。

3.根據權利要求2所述懸浮屏蔽層的制造方法，其特征在于，在所述屏蔽層凹槽沉積金屬屏蔽層之后，形成鈍化層之前，還包括：對沉積有所述金屬屏蔽層的頂層金屬介質層進行平坦化工藝處理。

4.根據權利要求3所述懸浮屏蔽層的制造方法，其特征在于，所述鈍化層包括第一鈍化層和第二鈍化層，所述第一鈍化層包括teos層，所述第二鈍化層包括氮化硅層。

5.根據權利要求1所述懸浮屏蔽層的制造方法，其特征在于，形成鈍化層之后還包括：刻蝕所述鈍化層和所述頂層金屬介質層，以形成暴露部分所述頂層金屬層的頂表面的開口。

6.根據權利要求1所述懸浮屏蔽層的制造方法，其特征在于，所述屏蔽層圖案包括具有拓撲結構的陣列。

7.根據權利要求1所述懸浮屏蔽層的制造方法，其特征在于，所述金屬屏蔽層包括氮化鈦層。

8.根據權利要求1所述懸浮屏蔽層的制造方法，其特征在于，通過等離子增強化學氣相沉積的方式形成所述頂層金屬介質和所述鈍化層。

9.根據權利要求2或3所述懸浮屏蔽層的制造方法，其特征在于，所述平坦化工藝為化學機械研磨。

技術總結
本發明提供了一種懸浮屏蔽層的制造方法，在襯底上形成覆蓋頂層金屬層的頂層金屬介質層，然后對頂層金屬介質層進行刻蝕，形成具有屏蔽層圖案的屏蔽層凹槽并在所述屏蔽層凹槽內沉積金屬屏蔽層，然后進行鈍化層沉積、曝光和刻蝕得到所需屏蔽層結構。本發明提供的懸浮屏蔽層制造方法可以避免金屬屏蔽層刻蝕帶來的電弧放電影響，而且可以解決曝光時的對準問題。進一步的，本發明采用TiN作為金屬屏蔽層，可以減小屏蔽層產生的應力，提高了半導體器件的性能。

技術研發人員：付博,朱一鳴,楊輝,嚴強生
受保護的技術使用者：上海華虹宏力半導體制造有限公司
技術研發日：
技術公布日：2025/4/28