本發明涉及數據采集，具體涉及一種永磁同步電機數據采集系統。

背景技術：

1、永磁同步電機的相電流和母線電壓信息作為閉環控制系統的反饋信號，其檢測精度對伺服系統的控制性能有至關重要的影響。現有技術中通常采用ti公司推出的一款16位采樣精度的模數轉換芯片ads8361進行信號采集，該芯片采用差分輸入方式能有效抑制共模干擾，適合在惡劣工況中使用。現有的數據采集控制芯片通常采用dsp(數字信號處理器)，然而數據采集速度和性能往往受限于dsp的時鐘頻率和外設采樣頻率。現有技術中，fpga(現場可編程門陣列)與dsp相比，不僅時鐘頻率高，而且內部延時小、采用硬件并行計算針對實時性信號處理具有優勢。

技術實現思路

1、鑒于上述問題，本發明實施例提供一種永磁同步電機數據采集系統，解決現有信號采集過程實時性較差的技術問題。

2、本發明實施例的永磁同步電機數據采集系統，包括dsp和模數轉換電路，還包括fpga，其中：

3、所述dsp，用于提供基準時鐘信號，建立與fpga的傳輸通道，控制fpga接收采集數據進行數據處理；

4、所述fpga，用于根據基準時鐘信號形成系統時鐘信號，配置下行通信接口控制模數轉換電路的信號采集過程并接收采集數據，配置上行通信接口將采集數據受控傳輸；

5、所述模數轉換電路，用于根據系統時鐘信號形成工作時鐘信號，受控進行相電流和母線電壓的信號采集。

6、本發明一實施例中，所述fpga包括：

7、xintf通信模塊，用于形成xintf接口響應dsp對fpga的數據讀取；

8、ads8361通信接口模塊，用于按照ads8361通信協議形成通信接口對外部ads8361芯片的輸出信號進行連續采樣，并進行串并轉換形成采集數據后緩存至相應存儲地址；

9、時鐘模塊，用于根據輸入的基準時鐘信號進行pll處理形成fpga內部的系統時鐘信號，確定fpga內部工作頻率。

10、本發明一實施例中，所述ads8361通信接口模塊包括：

11、ads8361時鐘產生子模塊，用于將系統時鐘信號經分頻后形成ads8361芯片的工作時鐘信號；

12、數據接收子模塊，用于根據工作時鐘進行ads8361芯片的輸入采樣形成采集數據。

13、本發明一實施例中，所述數據接收子模塊在工作時鐘上升沿控制啟動轉換信號輸出高電平，在下降沿連續讀取16位a組串行數據和b組串行數據，并將數據串并轉換后輸出u相電流、v相電流和母線電壓的采集數據。

14、本發明一實施例中，所述dsp與fpga間通過xintf接口形成采集數據的傳輸通道，dsp為fpga提供30mhz的基準時鐘信號。

15、本發明一實施例中，所述ads8361芯片與fpga之間形成的通信線路包括：工作時鐘信號線路、片選信號線路、啟動轉換信號線路、讀使能信號線路、數據通道選擇信號線路、模式選擇信號線路0、模式選擇信號線路1、a組串行數據線路和b組串行數據線路。

16、本發明實施例的永磁同步電機數據采集系統利用fpga形成對實時采集信號的高速同步處理。同時，可以根據dsp的控制需求形成信號采集和采集數據傳輸的有效控制。充分利用了fpga相較于dsp時鐘頻率高、內部延時小、兼容采集電路硬件并行計算的優點。能夠很好地解決采集速度慢和實時性不夠高的技術問題。

技術特征：

1.一種永磁同步電機數據采集系統，包括dsp和模數轉換電路，其特征在于，還包括fpga，其中：

2.如權利要求1所述的永磁同步電機數據采集系統，其特征在于，所述fpga包括：

3.如權利要求2所述的永磁同步電機數據采集系統，其特征在于，所述ads8361通信接口模塊包括：

4.如權利要求3所述的永磁同步電機數據采集系統，其特征在于，所述數據接收子模塊在工作時鐘上升沿控制啟動轉換信號輸出高電平，在下降沿連續讀取16位a組串行數據和b組串行數據，并將數據串并轉換后輸出u相電流、v相電流和母線電壓的采集數據。

5.如權利要求1所述的永磁同步電機數據采集系統，其特征在于，所述dsp與fpga間通過xintf接口形成采集數據的傳輸通道，dsp為fpga提供30mhz的基準時鐘信號。

6.如權利要求5所述的永磁同步電機數據采集系統，其特征在于，所述ads8361芯片與fpga之間形成的通信線路包括：工作時鐘信號線路、片選信號線路、啟動轉換信號線路、讀使能信號線路、數據通道選擇信號線路、模式選擇信號線路0、模式選擇信號線路1、a組串行數據線路和b組串行數據線路。

技術總結
本發明提供了一種永磁同步電機數據采集系統，解決現有信號采集過程實時性較差的技術問題。包括：包括DSP和模數轉換電路，還包括FPGA，其中：所述DSP，用于提供基準時鐘信號，建立與FPGA的傳輸通道，控制FPGA接收采集數據進行數據處理；所述FPGA，用于根據基準時鐘信號形成系統時鐘信號，配置下行通信接口控制模數轉換電路的信號采集過程并接收采集數據，配置上行通信接口將采集數據受控傳輸；所述模數轉換電路，用于根據系統時鐘信號形成工作時鐘信號，受控進行相電流和母線電壓的信號采集。充分利用了FPGA相較于DSP時鐘頻率高、內部延時小、兼容采集電路硬件并行計算的優點。能夠很好地解決采集速度慢和實時性不夠高的技術問題。

技術研發人員：黃瑩,張慧勇
受保護的技術使用者：北京特種機械研究所
技術研發日：
技術公布日：2025/4/28