本揭露是有關(guān)于一種半導(dǎo)體元件及其制造方法。

背景技術(shù)：

1、隨著集成電路(integrated?circuit,ic)的發(fā)展趨向高密度與低功耗，場效應(yīng)晶體管(field?effect?transistor,fet)的微縮成為一個至關(guān)重要的問題。在場效應(yīng)晶體管的小型化中，縮小通道長度與柵極氧化層厚度導(dǎo)致低施加電壓(applied?voltage)和高斷態(tài)電流(off-state?current,ioff)。此外，為了維持導(dǎo)通電流(on-state?current,ion)與良好的柵極控制能力，更短的通道長度與更薄的柵極氧化層厚度都是有利的。然而，當(dāng)柵極氧化層厚度減少到一定程度時，柵極漏電流會過大而無法維持柵極控制能力，特別是針對僅使用二氧化硅為柵極絕緣體的傳統(tǒng)晶體管。

2、因此，如何提出一種可解決上述問題的半導(dǎo)體元件及其制造方法，是目前業(yè)界亟欲投入研發(fā)資源解決的問題之一。

技術(shù)實現(xiàn)思路

1、有鑒于此，本揭露的一目的在于提出一種可有解決上述問題的半導(dǎo)體元件及其制造方法。

2、為了達到上述目的，依據(jù)本揭露的一些實施方式，一種半導(dǎo)體元件包括半導(dǎo)體基材與柵極結(jié)構(gòu)。半導(dǎo)體基材具有源極/漏極區(qū)域與位于源極/漏極區(qū)域之間的通道區(qū)。柵極結(jié)構(gòu)位于半導(dǎo)體基材的通道區(qū)上方。柵極結(jié)構(gòu)包括界面層、含鋯介電層以及柵極電極。含鋯介電層位于界面層上方且為四方晶相。柵極電極位于含鋯介電層上方。

3、于本揭露的一或多個實施方式中，界面層包含氧化鈦。

4、于本揭露的一或多個實施方式中，含鋯介電層與界面層接觸。

5、于本揭露的一或多個實施方式中，界面層的厚度在5埃與3納米之間的范圍內(nèi)。

6、于本揭露的一或多個實施方式中，界面層的厚度在1埃與50納米之間的范圍內(nèi)。

7、于本揭露的一或多個實施方式中，柵極電極包含氮化鈦或氮化鉭。

8、于本揭露的一或多個實施方式中，含鋯介電層為摻雜氮的。

9、于本揭露的一或多個實施方式中，含鋯介電層具有彼此相對的頂部與底部。底部與界面層接觸。頂部的氮原子濃度高于底部的氮原子濃度。

10、于本揭露的一或多個實施方式中，柵極結(jié)構(gòu)還包含位于柵極電極和含鋯介電層之間的擴散阻擋層。擴散阻擋層包含氧化鋁或氧化鈦。

11、于本揭露的一或多個實施方式中，擴散阻擋層包含與界面層相同的材料。

12、于本揭露的一或多個實施方式中，含鋯介電層的厚度在3納米與7納米之間的范圍內(nèi)。

13、于本揭露的一或多個實施方式中，含鋯介電層的厚度在1埃與50納米之間的范圍內(nèi)。

14、于本揭露的一或多個實施方式中，含鋯介電層包含鈦原子。

15、于本揭露的一或多個實施方式中，界面層包含第一界面層與第二界面層。第一界面層包含氧化硅。第二界面層包含氧化鈦。

16、依據(jù)本揭露的另一些實施方式，一種半導(dǎo)體元件的制造方法包括在半導(dǎo)體基材的通道區(qū)上方形成柵極結(jié)構(gòu)。形成柵極結(jié)構(gòu)包括沉積界面層于通道區(qū)上方。形成柵極結(jié)構(gòu)還包括沉積含鋯介電層于界面層上。含鋯介電層為四方晶相。形成柵極結(jié)構(gòu)還包括形成柵極電極于含鋯介電層上方。制造方法還包括形成源極/漏極區(qū)域于半導(dǎo)體基材中且于通道區(qū)的相對兩側(cè)上。

17、于本揭露的一或多個實施方式中，制造方法還包括在形成柵極電極之后，執(zhí)行退火工藝。退火工藝的溫度在400℃與900℃之間的范圍內(nèi)。

18、于本揭露的一或多個實施方式中，制造方法還包括以氮氣對含鋯介電層執(zhí)行植入工藝。

19、于本揭露的一或多個實施方式中，制造方法還包括在形成柵極電極之前，沉積擴散阻擋層于含鋯介電層上。擴散阻擋層包含氧化鋁或氧化鈦。

20、于本揭露的一或多個實施方式中，制造方法還包括以氮氣對含鋯介電層執(zhí)行植入工藝。制造方法還包括在執(zhí)行植入工藝之后且在形成柵極電極之前，沉積擴散阻擋層于含鋯介電層上。擴散阻擋層包含氧化鋁或氧化鈦。

21、于本揭露的一或多個實施方式中，沉積界面層包括沉積由氧化硅形成的第一界面層與沉積由氧化鈦形成的第二界面層。

22、綜上所述，于本揭露的半導(dǎo)體元件及其制造方法中，通過使用含鋯介電層作為具有反鐵電特性的柵極絕緣體，由電場引致的極化有助于吸引更多電荷積聚在半導(dǎo)體元件的通道區(qū)中。并且，含鋯介電層具有高介電常數(shù)。這可能增加半導(dǎo)體元件的氧化物電容并減輕柵極漏電流。具體而言，含鋯介電層包括四方晶相。此外，通過在含鋯介電層與半導(dǎo)體基材之間設(shè)置包含氧化鈦的界面層和/或執(zhí)行退火工藝，可以穩(wěn)定四方晶相的含鋯介電質(zhì)，從而提高半導(dǎo)體元件的可靠性。

23、本揭露的這些與其他方面通過結(jié)合附圖對優(yōu)選實施例進行以下的描述，本揭露的實施例將變得顯而易見，但在不脫離本揭露的新穎概念的精神和范圍的情況下，可以進行其中的變化和修改。

技術(shù)特征：

1.一種半導(dǎo)體元件，其特征在于，包含：

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于，所述界面層包含氧化鈦。

3.根據(jù)權(quán)利要求2所述的半導(dǎo)體元件，其特征在于，所述含鋯介電層與所述界面層接觸。

4.根據(jù)權(quán)利要求2所述的半導(dǎo)體元件，其特征在于，所述界面層的厚度在5埃與3納米之間的范圍內(nèi)。

5.根據(jù)權(quán)利要求2所述的半導(dǎo)體元件，其特征在于，所述界面層的厚度在1埃與50納米之間的范圍內(nèi)。

6.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于，所述柵極電極包含氮化鈦或氮化鉭。

7.根據(jù)權(quán)利要求6所述的半導(dǎo)體元件，其特征在于，所述含鋯介電層為摻雜氮的。

8.根據(jù)權(quán)利要求7所述的半導(dǎo)體元件，其特征在于，所述含鋯介電層具有彼此相對的頂部與底部，所述底部與所述界面層接觸，且所述頂部的氮原子濃度高于所述底部的氮原子濃度。

9.根據(jù)權(quán)利要求6所述的半導(dǎo)體元件，其特征在于，所述柵極結(jié)構(gòu)還包含位于所述柵極電極和所述含鋯介電層之間的擴散阻擋層，其中所述擴散阻擋層包含氧化鋁或氧化鈦。

10.根據(jù)權(quán)利要求9所述的半導(dǎo)體元件，其特征在于，所述擴散阻擋層包含與所述界面層相同的材料。

11.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于，所述含鋯介電層的厚度在3納米與7納米之間的范圍內(nèi)。

12.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于，所述含鋯介電層的厚度在1埃與50納米之間的范圍內(nèi)。

13.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于，所述含鋯介電層包含鈦原子。

14.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于，所述界面層包含第一界面層與第二界面層，其中所述第一界面層包含氧化硅，且所述第二界面層包含氧化鈦。

15.一種半導(dǎo)體元件的制造方法，其特征在于，包含：

16.根據(jù)權(quán)利要求15所述的制造方法，其特征在于，還包含：

17.根據(jù)權(quán)利要求15所述的制造方法，其特征在于，還包含：

18.根據(jù)權(quán)利要求17所述的制造方法，其特征在于，還包含：

19.根據(jù)權(quán)利要求16所述的制造方法，其特征在于，還包含：

20.根據(jù)權(quán)利要求15所述的制造方法，其特征在于，沉積所述界面層包含：

技術(shù)總結(jié)
一種半導(dǎo)體元件包括半導(dǎo)體基材與柵極結(jié)構(gòu)。半導(dǎo)體基材具有源極/漏極區(qū)域與位于源極/漏極區(qū)域之間的通道區(qū)。柵極結(jié)構(gòu)位于半導(dǎo)體基材的通道區(qū)上方。柵極結(jié)構(gòu)包括界面層、含鋯介電層以及柵極電極。含鋯介電層位于界面層上方且為四方晶相。柵極電極位于含鋯介電層上方。以增加半導(dǎo)體元件的氧化物電容并減輕柵極漏電流。

技術(shù)研發(fā)人員：劉雨華
受保護的技術(shù)使用者：南亞科技股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/4/28