專利名稱：像素電路及其驅動方法
技術領域：
本發明涉及一種像素電路的電路及其所應用的驅動方法，尤其涉及一種具有五個晶體管及二個電容的像素電路及驅動像素電路方法的描述。
背景技術：
有機發光二極管(Organic Light Emitting Diode, OLED)依驅動方式可分為無源式矩陣驅動(Passive Matrix 0LED，PM0LED)與有源式矩陣驅動(Active Matrix OLED, AM0LED)兩種。PMOLED是當數據未寫入時并不發光，只在數據寫入期間發光。這種驅動方式結構簡單、成本較低、較容易設計，早期的技術人員均朝此技術發展。但是因為驅動方式的原因，當發展大尺寸顯示器時耗電量大、壽命短的問題相當嚴重。主要應用于中小尺寸的顯不器。AMOLED與PMOLED最大的差異在于每一像素均有一電容儲存數據，讓每一像素均維持在發光狀態。由于AMOLED耗電量明顯小于PM0LED，加上其驅動方式適合發展大尺寸與高解析度的顯示器，使得AMOLED成為未來發展的主要方向。雖然AMOLED具有省電、適合大尺寸與全彩化的應用，但是卻也延伸出許多設計上的問題。例如OLED或作為開關或驅動元件之用的薄膜晶體管(Thin Film Transistor, TFT)的材料特性的變異與材料老化程度不同而造成面板顯示的不均勻就是一個相當嚴重的問題。過去也已經有許多相關的文獻提出不同的補償電路來改善這方面的問題，主要分為電壓式與電流式兩種方法。承上所述，以現有的技術可知，以電壓式方式作為補償電路雖能使TFT的臨界電壓(threshold voltage, Vth)作補償，但仍存有過于復雜、控制波形制作不易、使用元件偏多的問題。相較之下，電流式方式作為補償電路雖然可以讓流過OLED的電流與元件特性無關，但以電流作為數據輸入的格式精準度不如電壓源，而且在低灰階時會有電容充放電時間過長的問題。況且，不佳地，當面板內的像素電路使用時間分割(Temporal Division)的3D顯示時，會需要以高速切換畫面，此時過高的幀率(Frame rate)可能反而限制了上述二種電路的補償效果進而壓縮能用于寫入數據電壓的時間，見于圖1所示。其中，IH表示的是一個像素電路每次被使能的時間(也可視為是一條橫向掃描線每次被打開的時間)。依照現有的補償技術，在IH的時間內必須做到重置數據、補償臨界電壓(Vth)以及寫入數據等三種操作，一旦幀率過高，那么能用在寫入數據的時間就會極其有限。然而，一個顯示面板需要維持某個限度的數據寫入時間才能正常寫入數據并進行顯示，所以上述寫入數據時間受限的問題將導致面板的最高幀率受到很大地限制。因此，如何在AMOLED內提出一種像素電路來改善上述所提及的缺點應是重要的。 發明內容
本發明的目的就是在提供一種對提出五個晶體管及二個電容(簡稱5T2C)的像素電路，除了可補償驅動OLED的驅動晶體管的臨界電壓Vth變異以外，同時也適用于高速操作的驅動方法。本發明的又一目的是提供一種驅動方法，適用于具五個晶體管及二個電容的像素電路，驅動方法為提供多個控制信號及柵極信號至像素電路以對前述晶體管分別地進行導通或關閉的動作，使得前述晶體管的驅動晶體管的控制端于數據寫入期間的全部時段均接收數據電壓。本發明的再一目的是提供一種驅動方法，在此驅動方法中，提供多個控制信號及柵極信號至像素電路，以使像素電路在柵極信號使能之前進行數據重置與電壓補償等非數據寫入的操作。本發明提出一種像素電路，包含第一開關、第二開關、第三開關、第四開關、驅動晶體管、第一電容以及第二電容，其中，每一開關及驅動晶體管均具有第一端、第二端及決定第一端及第二端是否導通的控制端，且第一開關的第一端接收一數據電壓，第一開關的第二端、第三開關的第二端及第一電容的一端與驅動晶體管的控制端電性連接于一第一節點，第二開關的第一端接收第一電源電壓，第四開關的第一端與第二電容的一端共同地接收第二電源電壓、第四開關的第二端與驅動晶體管的第一端電性連接，第二開關的第二端、 第一電容的另一端及驅動晶體管的第二端與第二電容的另一端電性連接。本發明提出一種驅動方法，適用于上述像素電路。此驅動方法包含于像素電路處于數據寫入期間時，提供第一控制信號至第一開關的控制端借以導通第一開關，以及將第二、第三及第四控制信號分別地提供至第二、第三及第四開關的控制端借以關閉第二、第三及第四開關，使得驅動晶體管的控制端于數據寫入期間的全部時段均接收數據電壓。本發明提出一種驅動像素電路的方法，適用于驅動發光元件的像素電路中，此方法包含將多個控制信號及柵極信號分別地提供至像素電路，調整控制信號的使能狀態并保持柵極信號為不使能，使得像素電路的數據重置并得到電壓補償效果，以及使能柵極信號以使像素電路處于數據寫入期間，并在數據寫入期間將數據電壓提供至像素電路以改變用于驅動發光元件的驅動晶體管的端點電壓。本發明因采用一種具有五個晶體管及二個電容的像素電路及驅動像素電路方法。 借由將前述像素電路及驅動方法應用于AMOLED時，本發明的像素電路在數據寫入期間的全部時段均接收數據電壓，能提高實現高速的幀率(high frame rate driving)技術的可行性。為讓本發明的上述和其他目的、特征和優點能更明顯易懂，下文特舉優選實施例， 并配合所附附圖，作詳細說明如下。


圖1示出公知像素電路于數據寫入期間，像素電路接收數據電壓的所需時間的波形圖。圖2A示出為本發明的像素電路的電路結構。圖2B示出為本發明的像素電路驅動OLED的電路結構。圖3示出本發明的像素電路于重置期間(Reset)的電路狀態。
圖4示出本發明的像素電路的控制信號進入重置期間的時序圖。圖5示出本發明的像素電路于補償期間的電路狀態。圖6示出本發明的像素電路的控制信號進入補償期間(Compensation)的時序圖。圖7示出本發明的像素電路于數據寫入的電路狀態。圖8示出本發明的像素電路的控制信號進入數據寫入時序圖。圖9示出本發明的像素電路于OLED發光的電路狀態。圖10示出本發明的像素電路的控制信號進入OLED發光時序圖。圖11示出本發明的像素電路于數據寫入期間，像素電路接收數據電壓的所需的時間的波形圖。
其中，附圖標記說明如下 1 像素電路
11:第— 112 第:
12第二 122 第:
13第三 132 第:
端
-開關111:第一端二端113 控制端 開關121 第一端二端123 控制端 開關131 第一端二端133 控制端 14:第四開關141 第一端 142 第二端143 控制端 15 驅動晶體管151 第 152 第二端153 控制端 電容161 —端一端
.電容171 —端
一端
DmD^D^D^ 時序期間
E 有機發光二極管
nl :第一節點n2 :第二節點
V1 V3 第一電源電壓至第J
Vdata 數據電壓
Vref 參考電壓
Gl [n]第一控制信號G2[n]
G3[n]第三控制信號G4[n]
16第— 162 另-
17第二 172 另-電源電壓第二控制信號 第四控制信號
具體實施例方式
有機發光二極管(Organic Light Emitting Diode，0LED)所表現出的亮度是由流過的電流大小所決定的。而對有源式矩陣驅動(Active Matrix OLED, AM0LED)來說，流過 OLED的電流是由驅動的薄膜晶體管(Thin Film Transistor,TFT)所決定。因此只要是與 TFT或OLED相關的因素，都可能會影響到AMOLED的顯示品質。
因而，本發明提供一種像素電路及其驅動方法以解決上述所提及的缺點。如圖2A，為本發明的像素電路的內部電路，其中像素電路1包含第一開關11、第二開關12、第三開關13、第四開關14、驅動晶體管15、第一電容16及第二電容17，其中，每一開關11 14及驅動晶體管15均具有第一端、第二端及決定第一端及第二端是否導通的控制端。對于上述像素電路1較詳細的端點連接描述為第一開關11的第一端111接收數據電壓Vdata。第一開關11的第二端112、第三開關13的第二端132及第一電容16的一端161與驅動晶體管15的控制端153電性連接于第一節點nl。第二開關12的第一端121接收第一電源電壓義。第四開關14的第一端141 與第二電容17的一端171共同地接收第二電源電壓V2。第四開關14的第二端142與驅動晶體管15的第一端151電性連接。第二開關12的第二端122、第一電容16的另一端162 及驅動晶體管15的第二端152與第二電容17的另一端172電性連接第三電源電壓V3。如圖2B，為本發明中像素電路1如驅動OLED (其中OLED的元件編號為Ε)此類型的發光元件的電路結構，其連接方式為OLED E的陽極(anode)與第一電容16的另一端162、 第二電容17的另一端172及驅動晶體管15的第二端152共同地連接在一起及OLED E的陰極(cathode)連接第三電源電壓V3。而本發明的像素電路1對于上述第一開關至第四開關11 14與驅動晶體管15較佳的選擇為第一開關至第四開關11 14均是P型薄膜晶體管，或是第一開關至第四開關 11 14及驅動晶體管15均是N型薄膜晶體管。且第一電源電壓V1、第二電源電壓V2及第三電源電壓V3的電壓值均不相同。承上所述，作為每一開關11 14的用的P型薄膜晶體管或是N型薄膜晶體管，以及驅動晶體管15所采用的N型薄膜晶體管被導通(turn on)或被關閉(turn off)的條件已為本領域普通技術人員均知，故在此不再提及。基于本發明的像素電路1的電路架構，本發明提出一種驅動方法描述像素電路1 內的第一開關至第四開關11 14及驅動晶體管15被導通或被關閉的過程。以下為本發明的驅動方法的描述，并請一并同時參閱圖3及圖4，其中，圖3為本發明的像素電路1于重置期間(Reset)的電路狀態，圖4則為本發明的像素電路1的控制信號進入重置期間的時序圖。于圖4中在〔Dn_3〕時序期間，提供邏輯為低狀態的第一控制信號Gl [η]至第一開關 11的控制端113，并提供邏輯為低狀態的第四控制信號G4 [η]至第四開關14的控制端143， 借以分別地關閉第一開關11及第四開關14 ；及提供邏輯為高狀態的第二控制信號G2[n] 至第二開關12的控制端123，并提供邏輯為高狀態的第三控制信號G3 [η]至第三開關13的控制端133，借以分別地導通第二開關12及第三開關13。此時，施加參考電壓Vref至第三開關13的第一端131之后，以N型薄膜晶體管為例的驅動晶體管15的控制端(柵極)153 電壓被設為Vref，及驅動晶體管15的第二端(源極)152電壓設被為V3時，使得像素電路1 處于重置期間而讓像素電路1在做下一階段的補償動作時不會受到上一畫面的影響。在像素電路1處于重置期間之后，請一并同時參閱圖5及圖6，其中，圖5為本發明的像素電路1于補償期間(Compensation)的電路狀態及圖6為本發明的像素電路1的控制信號進入補償期間的時序圖。于圖6中在〔Dn_2〕至⑷㈣〕時序期間，將提供邏輯為低狀態的第一控制信號Gl[n]至第一開關11的控制端113及將提供邏輯為低狀態的第二控制信號G2[n]提供至第二開關12的控制端123，借以分別地關閉第一開關11及第二開關12 ；且，將邏輯為高狀態的第三控制信號G3[n]提供至第三開關13的控制端133及將邏輯為高狀態的第四控制信號 G4[n]至第四開關14的控制端143，借以分別地導通第三開關13及第四開關14。之后，第四開關14的第一端141與第二電容17的一端171共同地接收第二電源電壓V2以對驅動晶體管15的第二端(源極)152(此時，源極電壓原為V3)進行充電，直至驅動晶體管15的控制端153(此時，柵極電壓仍為V,ef)電壓與驅動晶體管15的第二端(源極)152電壓二者電壓值相差為驅動晶體管15的臨界電壓(threshold voltage, VTH)而導致驅動晶體管15 處于截止(cut-off)狀態。此時，第一電容16用于儲存驅動晶體管15的臨界電壓Vth，使得像素電路1處于補償期間。在像素電路1處于補償期間之后，請一并同時參閱圖7及圖8，其中，圖7為本發明的像素電路1于數據寫入的電路狀態及圖8為本發明的像素電路1的控制信號進入數據寫入時序圖。于圖8中在〔DJ時序期間，將提供邏輯為高狀態的第一控制信號Gl[n]至第一開關11的控制端113借以導通第一開關11，并將邏輯為低狀態的第二控制信號G2[n]、第三控制信號G3[n]及第四控制信號G4[n]分別地提供至第二開關12的控制端123、第三開關 13的控制端133及第四開關14的控制端143，借以關閉第二開關12、第三開關13及第四開關14。此時，當第二開關12至第四開關14處于關閉狀態及第一開關11處于導通狀態， 數據電壓Vdata被輸入至驅動晶體管15的控制端(柵極)153，使得驅動晶體管15的控制端 (柵極)153電壓自原先的VMf改變為Vdata。換言之，于像素電路1于數據寫入期間的全部時段，驅動晶體管15的控制端153均接收數據電壓Vdata。需注意地，由第一電容16的另一端162、第二電容17的另一端172及驅動晶
體管15的第二端152共同地連接的第二節點n2的電壓為Vref_VTH+dV，其中前述dV為 Cl
—(Vdata-Vref)，也就是驅動晶體管15的第二端152(源極)電壓為V,ef_VTH+dV，其中Cl C1+C2
代表第一電容16的電容值，C2則代表第二電容17的電容值。最后，在像素電路1處于數據寫入之后，請一并同時參閱圖9及圖10，其中，圖9為本發明的像素電路1于使OLED發光的電路狀態及圖10為本發明的像素電路1的控制信號進入OLED發光時序圖。于圖10中在〔0 +1〕至〔Dn+4〕時序期間，提供邏輯為低狀態的第一控制信號Gl[n]至第一開關11的控制端113、提供邏輯為低狀態的第二控制信號G2[n]至第二開關12的控制端123及提供邏輯為低狀態的第三控制信號G3[n]至第三開關13的控制端133，借以關閉第一開關11、第二開關12及第三開關13。及提供邏輯為高狀態的第四控制信號G4[n]至第四開關14的控制端143借以導通第一開關11。此時，當第一開關11至第三開關13處于關閉狀態及第四開關1處于導通狀態，驅動晶體管15的控制端(柵極)153呈浮接(floating) 狀態。此時，驅動晶體管15的控制端(柵極)153的電壓為Ve = Vdata+V3+V0LED-Vref+VTH-dV, 其中為OLED元件的兩端點的跨壓。及驅動晶體管15的第二端(源極)152電壓為Vs =V3+VMD，所以可以推論此時流過OLED的電流值Imd，如式1所示Ioled = K(Vgs-Vth)2 = K (Vdata+V3+V0LED-Vref+VTH-dV-V3-Voled-Vth) 2 =K(Vdata-Vref-dV)2...式 1由式1可知，流過OLED的電流值Imd已與驅動晶體管15的Vth無關，且當OLED因長時間操作而發生跨壓上升、發光效率下降的情形時，像素電路1會產生較大的電流Imd來補償發光效率下降的缺點。基于前述像素電路1的驅動方法的描述，本發明提出一種驅動像素電路的方法， 適用于驅動如OLED此類型的發光元件。首先，此驅動像素電路的方法為描述本發明的圖4 對于像素電路1的控制信號進入重置期間的時序圖。及，描述本發明的圖6對于像素電路1 的控制信號進入補償期間的時序圖。最后，描述本發明的圖8對于像素電路1的控制信號進入數據寫入時序圖。于圖4中在〔Dn_3〕時序期間，將多個控制信號及柵極信號Gl[n]分別地提供至像素電路1，其中多個控制信號至少包含第一控制信號G2[n]、第二控制信號G3[n]及第三控制信號G4[n]。承上，調整第一控制信號G2[n]、第二控制信號G3[n]及第三控制信號G4[n]的使能狀態并保持柵極信號Gl [η]為不使能，使得像素電路1進入重置期間，其中調整前述控制信號的使能狀態及保持柵極信號Gl [η]為不使能。也是，設定第一控制信號G2 [η]及第二控制信號G3[n]在邏輯高狀態為被使能，且第三控制信號G4[n]及柵極信號Gl [η]在邏輯低狀態為不使能。于圖6中在〔Dn_2〕至〔Dn_J時序期間，設定第一控制信號G2[n]在邏輯低狀態不使能及并保持柵極信號Gl [η]在邏輯低狀態為不使能，且第二控制信號G3[n]及第三控制信號G4[n]在邏輯高狀態為被使能，以使得像素電路1處于補償期間。于圖8中在〔1\〕時序期間，設定第一控制信號G2[n]、第二控制信號G3[n]及第三控制信號G4[n]在邏輯低狀態不使能，且柵極信號Gl [η]在邏輯高狀態被使能，以使像素電路1處于數據寫入期間，并在數據寫入期間將數據電壓Vdata提供至像素電路1以改變用于驅動發光元件的驅動晶體管15的端點電壓。綜上所述，在本發明提供一種具有五個晶體管及二個電容的像素電路及驅動像素電路方法的描述。借由前述像素電路及驅動方法應用于AMOLED時，從圖11可知，本發明的像素電路在數據寫入期間的全部時段均接收數據電壓，能提高實現高速的幀率(high frame rate driving)技術的可行性。雖然本發明已以優選實施例披露如上，然其并非用以限定本發明，任何本領域普通技術人員，在不脫離本發明的精神和范圍內，當可作些許的更動與潤飾，因此本發明的保護范圍當視所附的權利要求所界定的范圍為準。
權利要求
1.一種像素電路，包含一第一開關； 一第二開關； 一第三開關； 一第四開關； 一驅動晶體管； 一第一電容；以及一第二電容，其中，每一所述開關及該驅動晶體管均具有一第一端、一第二端及一決定該第一端及該第二端是否導通的控制端，且該第一開關的第一端接收一數據電壓，該第一開關的第二端、該第三開關的第二端及該第一電容的一端與該驅動晶體管的控制端電性連接于一第一節點，該第二開關的第一端接收一第一電源電壓，該第四開關的第一端與該第二電容的一端共同地接收一第二電源電壓、該第四開關的第二端與該驅動晶體管的第一端電性連接， 該第二開關的第二端、該第一電容的另一端及該驅動晶體管的第二端與該第二電容的另一端電性。
2.如權利要求1所述的像素電路，其中該第一、該第二、該第三及該第四開關均是P型薄膜晶體管。
3.如權利要求1所述的像素電路，其中該第一、該第二、該第三、該第四開關及該驅動晶體管均是N型薄膜晶體管。
4.如權利要求1所述的像素電路，其中該第一、該第二及該第三電源電壓均不相同。
5.一種驅動方法，適用如權利要求1的像素電路，該驅動方法包含 于該像素電路處于一數據寫入期間時，提供一第一控制信號至該第一開關的控制端借以導通該第一開關；以及將一第二、一第三及一第四控制信號分別地提供至該第二、該第三及該第四開關的控制端借以關閉該第二、該第三及該第四開關，使得該驅動晶體管的控制端于該數據寫入期間的全部時段均接收該數據電壓。
6.如權利要求5所述的驅動方法，其中于該像素電路處于一數據寫入期間之前，該驅動方法進一步包含將該第一及該第四控制信號分別地提供至該第一及該第四開關的控制端，借以關閉該第一及該第四開關；以及將該第二及該第三控制信號分別地提供至該第二及該第三開關的控制端，借以導通該第二及該第三開關，使得該像素電路處于一重置期間。
7.如權利要求6所述的驅動方法，其中于該像素電路處于該重置期間之后，且處于該數據寫入期間之前，該驅動方法進一步包含將該第一及該第二控制信號分別地提供至該第一及該第二開關的控制端，借以關閉該第一及該第二開關；以及將邏輯為低狀態的該第三及該第四控制信號分別地提供至該第三及該第四開關的控制端，借以導通該第三及該第四開關，使得該像素電路處于一補償期間。
8.—種驅動像素電路的方法，適用于驅動一發光元件的一像素電路中，該方法包含將多個控制信號及一柵極信號分別地提供至該像素電路；調整所述多個控制信號的使能狀態并保持該柵極信號為不使能，使得該像素電路的數據重置并得到電壓補償效果；以及使能該柵極信號以使該像素電路處于一數據寫入期間，并在該數據寫入期間將一數據電壓提供至該像素電路以改變用于驅動該發光元件的一驅動晶體管的端點電壓。
9.如權利要求8所述的方法，其中所述多個控制信號至少包含一第一、一第二及一第三控制信號，且該第一、該第二及該第三控制信號在邏輯低狀態時為使能，而該柵極信號則在邏輯高狀態時為使能。
10.如權利要求8所述的方法，其中調整所述多個控制信號的使能狀態并保持該柵極信號為不使能，使得該像素電路的數據重置并得到電壓補償效果時，包含將一第一、一第二、一第三控制信號及該柵極信號分別地提供至該像素電路后，設定該第一及該第二控制信號為被使能，且該第三控制信號及該柵極信號為不使能，以使得該像素電路處于一重置期間。
11.如權利要求10所述的方法，其中調整所述多個控制信號的使能狀態并保持該柵極信號為不使能，使得該像素電路的數據重置并得到電壓補償效果時，包含在該重置期間與該數據寫入期間之間，設定該第一控制信號及該柵極信號為不使能， 且該第二及該第三控制信號為被使能，以使得該像素電路處于一補償期間。
全文摘要
一種像素電路及其驅動方法，此像素電路包含五個晶體管及二個電容。其驅動方法為將三個控制信號及柵極信號分別地提供至像素電路，并調整前述控制信號的使能狀態并保持柵極信號為不使能，使得像素電路的數據重置并得到電壓補償效果，以及使能柵極信號以使像素電路處于數據寫入期間，并在數據寫入期間將數據電壓提供至像素電路以改變用于驅動發光元件的驅動晶體管的端點電壓。本發明的像素電路在數據寫入期間的全部時段均接收數據電壓，能提高實現高速的幀率技術的可行性。
文檔編號G09G3/32GK102436793SQ20111039659
公開日2012年5月2日 申請日期2011年11月29日 優先權日2011年11月18日
發明者李允翔, 蔡宗廷 申請人:友達光電股份有限公司