本發明涉及顯示技術領域，尤其涉及一種陣列基板及其制備方法、像素電路和顯示面板。

背景技術：

液晶面板是液晶顯示器(liquidcrystaldisplay，lcd)中的重要部件，一般包括對盒設置的陣列基板和彩膜基板，其間填充液晶分子。薄膜晶體管矩陣(thinfilmtransistorarray，tftarray)是液晶顯示器不可獲缺的重要顯示組件，薄膜晶體管矩陣主要是由多個像素單元(pixelunit)、多條掃描線(scanline)以及多條數據線(dataline)組成，每個像素單元包括薄膜晶體管、液晶電容(liquidcrystalcapacitor，clc)、耦合電容以及存儲電容(storagecapacitor，cs)。

經本申請發明人研究發現，現有液晶面板存在閃爍、交叉噪聲、殘像等畫面品質問題。

技術實現要素：

本發明實施例所要解決的技術問題是，提供一種陣列基板及其制備方法、像素電路和顯示面板，以解決現有液晶面板存在的閃爍、交叉噪聲、殘像等畫面品質問題。

為了解決上述技術問題，本發明實施例提供了一種陣列基板，包括設置在基底上的薄膜晶體管和像素電極，還包括可調存儲電容和電容調節控制線，所述可調存儲電容包括第一電極、第二電極以及夾設在所述第一電極與第二電極之間的半導體介質層，所述第一電極與所述電容調節控制線連接，所述第二電極與所述薄膜晶體管的漏電極或像素電極連接。

可選地，所述第一電極和電容調節控制線與所述薄膜晶體管的柵電極同層設置；所述半導體介質層與所述薄膜晶體管的有源層同層設置；所述第二電極與所述薄膜晶體管的漏電極或所述像素電極同層設置。

可選地，所述第一電極、第二電極和半導體介質層在基底上的正投影重疊。

為了解決上述技術問題，本發明實施例還提供了一種陣列基板的制備方法，包括：

在基底上形成薄膜晶體管、像素電極、可調存儲電容和電容調節控制線，所述可調存儲電容包括第一電極、第二電極以及夾設在所述第一電極與所述第二電極之間的半導體介質層，所述第一電極與所述電容調節控制線連接，所述第二電極與所述薄膜晶體管的漏電極或像素電極連接。

可選地，所述在基底上形成薄膜晶體管、像素電極、可調存儲電容和電容調節控制線，包括：

在基底上形成柵電極、第一電極和電容調節控制線，所述第一電極與所述電容調節控制線連接；

形成覆蓋所述柵電極、第一電極和電容調節控制線的柵絕緣層；

在柵絕緣層上形成有源層和半導體介質層；

形成源電極、漏電極和第二電極，所述第二電極與所述漏電極連接；

形成覆蓋所述源電極、漏電極和第二電極的層間絕緣層；

在層間絕緣層上形成像素電極。

可選地，所述在基底上形成薄膜晶體管、像素電極、可調存儲電容和電容調節控制線，包括：

在基底上形成柵電極、第一電極和電容調節控制線，所述第一電極與所述電容調節控制線連接；

形成覆蓋所述柵電極、第一電極和電容調節控制線的柵絕緣層；

在柵絕緣層上形成有源層和半導體介質層；

形成源電極和漏電極；

形成覆蓋所述源電極和漏電極的層間絕緣層；

在層間絕緣層上形成像素電極和第二電極，所述第二電極與所述像素電極連接。

本發明實施例還提供了一種像素電路，包括薄膜晶體管和像素電極，還包括可調存儲電容和電容調節控制線，所述電容調節控制器用于調節所述可調存儲電容兩個電極之間的電壓差，改變所述可調存儲電容的電容值。

可選地，所述可調存儲電容包括第一電極、第二電極以及夾設在所述第一電極與第二電極之間的半導體介質層，所述第一電極與所述電容調節控制線連接，所述第二電極與所述薄膜晶體管的漏電極或像素電極連接。

可選地，所述第一電極和電容調節控制線與所述薄膜晶體管的柵電極同層設置；所述半導體介質層與所述薄膜晶體管的有源層同層設置；所述第二電極與所述薄膜晶體管的漏電極或所述像素電極同層設置；所述第一電極、第二電極和半導體介質層在基底上的正投影重疊。

本發明實施例還提供了一種顯示面板，包括前述的陣列基板，或包括前述的像素電路。

本發明實施例提供了一種陣列基板及其制備方法、像素電路和顯示面板，通過設置可調存儲電容，且使得可調存儲電容的電容值變化與耦合電容和液晶電容在薄膜晶體管開啟和關閉時的變化相匹配，改善了像素饋通電壓的不穩定性，從而解決了現有液晶面板存在的閃爍、交叉噪聲、殘像等畫面品質問題。

本發明的其它特征和優點將在隨后的說明書中闡述，并且，部分地從說明書中變得顯而易見，或者通過實施本發明而了解。本發明的目的和其他優點可通過在說明書、權利要求書以及附圖中所特別指出的結構來實現和獲得。

附圖說明

附圖用來提供對本發明技術方案的進一步理解，并且構成說明書的一部分，與本申請的實施例一起用于解釋本發明的技術方案，并不構成對本發明技術方案的限制。

圖1為本發明實施例的陣列基板的等效電路圖；

圖2為可調存儲電容的兩個電極之間的壓差vg與電容值cst1的關系曲線圖；

圖3為實施例一的陣列基板的俯視結構示意圖；

圖4為圖3中沿a-a的截面示意圖；

圖5為實施例一的形成柵電極和第一電極后的結構示意圖；

圖6為實施例一的形成柵絕緣層后的結構示意圖；

圖7為實施例一的形成有源層和半導體介質層后的結構示意圖；

圖8為實施例一的形成源電極、漏電極和第二電極后的結構示意圖；

圖9為實施例二的陣列基板的俯視結構示意圖；

圖10為圖9中沿b-b的截面示意圖；

圖11為實施例二的形成源電極和漏電極后的結構示意圖；

圖12為實施例二的形成層間絕緣層后的結構示意圖；

圖13為實施例二的形成像素電極和第二電極后的結構示意圖。

附圖標記說明：

10-基底；11-柵電極；12-有源層；

13-源電極；14-漏電極；15-第一電極；

16-半導體介質層；17-第二電極；18-電容調節控制線；

19-像素電極；22-柵線；23-數據線；

30-柵絕緣層；40-層間絕緣層；100-薄膜晶體管；

200-可調存儲電容。

具體實施方式

為使本發明的目的、技術方案和優點更加清楚明白，下文中將結合附圖對本發明的實施例進行詳細說明。需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互任意組合。

像素饋通電壓δvp可以通過以下方程式來表達：

δvp＝cgd*(vgh-vgl)/(cgd+clc+cst)

其中，δvp為像素饋通電壓，cgd為柵電極和源漏極之間的耦合電容，clc為液晶電容，cst為存儲電容，vgh為開啟電壓，vgl為關閉電壓。

經本申請發明人研究發現，現有薄膜晶體管在開啟on和關閉off過程中，cgd和clc會發生變化，從而導致δvp在薄膜晶體管的on和off時波動，進而導致閃爍、交叉噪聲、殘像等畫面品質問題。而現有設計中，通常將公共電極和像素電極之間的電容作為存儲電容，一旦陣列基板制作完成，固定形狀的公共電極和像素電極所形成的存儲電容為固定值，因此δvp的不穩定性無法避免。因此，本申請提出了一種設置有可調存儲電容的陣列基板和像素電路，通過調節可調存儲電容在薄膜晶體管on和off時的大小，來消除cgd和clc的變化，從而穩定δvp。

圖1為本發明實施例的像素電路的等效電路圖。如圖1所示，該陣列基板包括設置在基底上的柵線22、數據線23、薄膜晶體管和像素電極，還包括可調存儲電容200和電容調節控制線18，其中可調存儲電容200包括第一電極、第二電極以及夾設在第一電極和第二電極之間的半導體介質層，第一電極與電容調節控制線18連接，第二電極與薄膜晶體管的漏電極連接，或者第二電極與像素電極連接，電容調節控制線18用于調節可調存儲電容200兩個電極之間的電壓差，改變可調存儲電容200的電容值。

具體地，由于本發明實施例中的可調存儲電容的兩個電極之間的介質層包括半導體介質層，因此可調存儲電容的電容值取決于兩個電極的電壓差，而兩個電極的電壓差取決于電容調節控制線18與漏電極或電容調節控制線18與像素電極之間的電壓差，因此，通過調節電容調節控制線18上的電壓，就能夠實現可調存儲電容200的調節。當使得可調存儲電容200的電容值變化與cgd和clc的變化相匹配時，就能改善δvp的不穩定性，從而改善閃爍、交叉噪聲、殘像等畫面品質問題。

實際實施時，電容調節控制線18可以設置成與柵線22同層，也可以設置在其它層。當電容調節控制線18與柵線22設置在不同層時，電容調節控制線18與柵線22在基底上的正投影間隔一定距離，這樣就不會出現由于電容調節控制線18與柵線22重疊而產生寄生電容，避免了額外寄生電容對像素饋通電壓的影響。在一個優選的實施例中，電容調節控制線18在基底上的正投影與柵線22在基底上的正投影相互平行設置，這樣就更有利于電容調節控制線18上的控制信號的傳輸，避免了額外的干擾。

圖2為本發明實施例可調存儲電容兩個電極之間的壓差vg與電容值cst1的關系曲線圖。如圖2所示，曲線圖中可以劃分為三部分，分別為第一平緩區域a、變化區域b和第二平緩區域c，在第一平緩區域a和第二平緩區域b內，電容值cst1不受vg的控制從而保持不變，在變化區域b內，電容值cst1隨著vg的變化而變化。所以，在實際使用中，需要使得vg處于變化區域b內，從而方便對電容值cst1進行調節，變化區域b的具體數值范圍需要根據可調存儲電容的具體結構而定。在tft的on和off狀態時，當使得可調存儲電容200的電容值cst1的變化與柵電極和源漏極之間的耦合電容cgd、液晶電容clc的變化相匹配時，就可以減弱像素的饋通電壓δvp的變化或使得像素的饋通電壓δvp保持不變，從而減弱或消除由于像素的饋通電壓δvp的變化而導致的閃爍、交叉噪聲、殘像等畫面品質問題，提高產品的品質。

下面將通過具體的實施例詳細說明本發明實施例的技術方案。其中，實施例中所說的“構圖工藝”包括涂覆光刻膠、掩模曝光、顯影、刻蝕、剝離光刻膠等處理，是現有成熟的制備工藝。沉積可采用濺射、蒸鍍、化學氣相沉積等已知工藝，涂覆可采用已知的涂覆工藝，刻蝕可采用已知的方法，在此不做具體的限定。

實施例一：

圖3為本發明第一實施例陣列基板的俯視結構示意圖。從圖3中可以看出，本實施例的陣列基板包括設置在基底上的薄膜晶體管100和像素電極19，還包括可調存儲電容200和電容調節控制線18。其中薄膜晶體管100包括柵電極、源電極13和漏電極14。

圖4為圖3中沿a-a的截面示意圖，圖4更清楚地示出了薄膜晶體管100和可調存儲電容200的結構關系。從圖4中可以看出，本實施例的陣列基板的薄膜晶體管100包括依次設置在基底10上的柵電極11、柵絕緣層30、有源層12、源電極13和漏電極14。可調存儲電容200包括依次設置在基底10上的第一電極15、半導體介質層16和第二電極17，其中，第一電極15與柵電極11設置在同一層，第二電極17與漏電極14設置在同一層并且相互連接，半導體介質層16與有源層12設置在同一層，半導體介質層16在基底10上的正投影與第一電極15在基底10上的正投影重疊，第二電極17在基底10上的正投影與第一電極15在基底10上的正投影重疊。這樣，可以在制作薄膜晶體管時同時制作可調存儲電容，不會影響陣列基板的工藝流程。在圖4中，第一電極15和半導體介質層16之間還設置有柵絕緣層30。

在圖4中，沒有示出電容調節控制線的具體位置，在實際實施中，可以根據需要將電容調節控制線與第一電極15設置在同一層，也可以將電容調節控制線與第一電極15設置在不同層上，只要電容調節控制線與第一電極15連接。在一個優選的實施例中，電容調節控制線與柵電極11設置在同一層。

本實施例可調存儲電容對固定存儲電容進行補償，彌補柵電極和源漏極之間的耦合電容cgd、液晶電容clc的變化，改善饋通電壓δvp的變化，并改善閃爍、交叉噪聲、殘像等畫面品質問題，提高產品的品質。

下面通過本實施例的陣列基板的制備過程詳細說明本方案。

第一次構圖工藝：在基底10上形成柵線、柵電極11、第一電極15和電容調節控制線圖案，具體包括：在基底10上沉積柵金屬薄膜；在柵金屬薄膜上涂覆一層光刻膠，采用單色調掩膜版對光刻膠進行曝光并顯影，在柵線、柵電極、第一電極和電容調節控制線位置形成未曝光區域，保留光刻膠，在其它位置形成完全曝光區域，無光刻膠，暴露出柵金屬薄膜；對完全曝光區域的柵金屬薄膜進行刻蝕并剝離剩余的光刻膠，形成柵電極11、第一電極15、柵線(圖中未示出)和電容調節控制線(圖中未示出)圖案，其中，電容調節控制線與第一電極15相連接，如圖5所示。隨后，沉積柵絕緣層30，柵絕緣層30覆蓋柵電極11、第一電極15、柵線和電容調節控制線，如圖6所示。其中，基底可以采用玻璃基底或石英基底，柵金屬薄膜可以采用鉑pt、釕ru、金au、銀ag、鉬mo、鉻cr、鋁al、鉭ta、鈦ti、鎢w等金屬中的一種或多種，柵絕緣層可以采用氮化硅sinx、氧化硅siox或sinx/siox的復合層。

第二次構圖工藝：在柵絕緣層上形成有源層和半導體介質層圖案，具體包括：在柵絕緣層30上沉積半導體薄膜；采用單色調掩膜版對半導體薄膜進行曝光并顯影，在有源層和半導體介質層圖案位置形成未曝光區域，保留光刻膠，在其它位置形成完全曝光區域，無光刻膠，暴露出半導體薄膜；對完全曝光區域的半導體薄膜進行刻蝕并玻璃剩余的光刻膠，形成有源層12和半導體介質層16的圖案，如圖7所示，半導體介質層16在基底10上的正投影與第一電極15在基底10上的正投影重疊。其中，半導體薄膜可以是非晶硅、多晶硅或微晶硅材料，也可以是金屬氧化物材料，金屬氧化物材料可以是銦鎵鋅氧化物(indiumgalliumzincoxide，igzo)或銦錫鋅氧化物(indiumtinzincoxide，itzo)。

第三次構圖工藝：形成數據線、源電極、漏電極和第二電極圖案，具體包括：在形成有前述圖案的基底上沉積源/漏金屬薄膜；在源/漏金屬薄膜上涂覆一層光刻膠，采用單色調掩膜版對光刻膠進行曝光并顯影，在源電極、漏電極、第二電極、第二電極與漏電極相連接的位置以及數據線位置形成未曝光區域，保留光刻膠，在其它位置形成完全曝光區域，無光刻膠，暴露出源/漏金屬薄膜；對完全曝光區域的源/漏金屬薄膜進行刻蝕并剝離剩余的光刻膠，形成源電極13、漏電極14、第二電極17和數據線(圖中未示出)的圖案，其中，第二電極17與漏電極14相連接，第二電極17在基底10上的正投影與第一電極15在基底10上的正投影重疊，如圖8所示。

后續還包括形成層間絕緣層的第四次構圖工藝和形成像素電極的第五次構圖工藝等處理，這里不再贅述。

通過圖5至圖8的陣列基板的制備過程可以看出，在制備薄膜晶體管的過程中同時制備出可調存儲電容和電容調節控制線，沒有增加構圖工藝次數，可以利用現有制備工藝完成可調存儲電容和電容調節控制線的制備。

本實施例制備出的陣列基板如圖8所示，包括：

設置在基底10上的柵電極11、第一電極15和電容調節控制線(圖中未示出)；

覆蓋柵電極11、第一電極15和電容調節控制線的柵絕緣層30；

設置在柵絕緣層30上的有源層12和半導體介質層16，其中半導體介質層16在基底10上的正投影與第一電極15在基底10上的正投影重疊；

設置在有源層12上的源電極13、漏電極14，以及設置在半導體介質層16上的第二電極17，第二電極17與漏電極14連接，第二電極17在基底10上的正投影與第一電極15在基底10上的正投影重疊。

實施例二：

圖9為本發明第二實施例陣列基扳的俯視結構示意圖。從圖9中可以看出，本實施例的陣列基板包括設置在基底上的薄膜晶體管100和像素電極19，還包括可調存儲電容200和電容調節控制線18。其中薄膜晶體管100包括柵電極、源電極13和漏電極14。

圖10為圖9中沿b-b的截面示意圖，圖10更清楚地示出了薄膜晶體管100和可調存儲電容200的結構關系。從圖10中可以看出，薄膜晶體管100包括依次設置在基底10上的柵電極11、柵絕緣層30、有源層12、源電極13和漏電極14。可調存儲電容200包括依次設置在基底10上的第一電極15、半導體介質層16和第二電極17，其中，第一電極15與柵電極11設置在同一層。與實施例一不同的是，本實施例中的第二電極17與像素電極設置在同一層并且相互連接。在顯示技術領域，像素電極與漏電極14是連接的，因此，本實施例通過使第二電極17與像素電極19相互連接，即相當于第二電極17與漏電極14相連接。另外，與實施例一不同的是，本實施例中的第一電極15與第二電極17之間還設置有層間絕緣層40，層間絕緣層40設置在半導體介質層16與第二電極17之間。

在本實施例的圖10中，同樣沒有示出電容調節控制線的具體位置，在實際實施中，可以根據需要將電容調節控制線與第一電極15設置在同一層，也可以將電容調節控制線與第一電極15設置在不同層上，只要電容調節控制線與第一電極15連接。在一個優選的實施例中，電容調節控制線與柵電極11設置在同一層。

本實施例可調存儲電容對該固定存儲電容進行補償，彌補柵電極和源漏極之間的耦合電容cgd、液晶電容clc的變化，改善饋通電壓δvp的變化，并改善閃爍、交叉噪聲、殘像等畫面品質問題，提高產品的品質。

下面通過本實施例的陣列基板的制備過程詳細說明本方案。

本實施例的第一、第二次構圖工藝與實施例一的第一、第二次構圖工藝相同，在此不再贅述。

第三次構圖工藝：形成源電極和漏電極，具體包括：在形成有有源層12和半導體介質層16的柵絕緣層30上沉積源/漏金屬薄膜；在源/漏金屬薄膜上涂覆一層光刻膠，采用單色調掩膜版對光刻膠進行曝光并顯影，在源電極、漏電極以及數據線位置形成未曝光區域，保留光刻膠，在其它位置形成完全曝光區域，無光刻膠，暴露出源/漏金屬薄膜；對完全曝光區域的源/漏金屬薄膜進行刻蝕并剝離剩余的光刻膠，形成源電極13、漏電極14和數據線(圖中未示出)的圖案，如圖11所示。

第四次構圖工藝：形成具有過孔的層間絕緣層，具體包括：在形成上述圖案的基底上沉積層間絕緣薄膜；在層間絕緣薄膜上涂覆一層光刻膠，采用單色調掩膜版對光刻膠進行曝光并顯影，在過孔位置形成完全曝光區域，無光刻膠，在其它位置形成未曝光區域，保留光刻膠；對完全曝光區域的層間絕緣薄膜進行刻蝕并剝離剩余的光刻膠，形成具有過孔(圖中未示出)的層間絕緣層40圖案，過孔位于漏電極上方，如圖12所示。

第五次構圖工藝：在層間絕緣層上形成像素電極和第二電極，具體包括：在層間絕緣層40上沉積透明導電薄膜；采用單色調掩膜版對透明導電薄膜進行曝光顯影，在像素電極、第二電極以及第二電極與像素電極連接的位置形成未曝光區域，在其它位置形成完全曝光區域；對完全曝光區域的透明導電薄膜進行刻蝕并剝離剩余的光刻膠，形成像素電極19和第二電極17的圖案，像素電極19通過過孔與漏電極14連接，第二電極17與像素電極19連接，第二電極17在基底10上的正投影與所述第一電極15在基底10上的正投影重疊，如圖13所示。

通過本實施例的陣列基板的制備過程可以看出，在制備薄膜晶體管的過程中同時制備出可調存儲電容和電容調節控制線，沒有增加構圖工藝次數，可以利用現有制備工藝完成可調存儲電容和電容調節控制線的制備。

本實施例制備的陣列基板如圖13所示，包括：

設置在基底10上的柵電極11、第一電極15和電容調節控制線(圖中未示出)；

覆蓋柵電極11、第一電極15和電容調節控制線上的柵絕緣層30；

設置在柵絕緣層30上的有源層12和半導體介質層16，其中半導體介質層16在基底10上的正投影與第一電極15在基底10上的正投影重疊；

設置在有源層12上的源電極13和漏電極14；

覆蓋源電極13和漏電極14上的層間絕緣層40；

設置在層間絕緣層40上的像素電極19和第二電極17，第二電極17與像素電極19連接，第二電極17在基底10上的正投影與第一電極15在基底10上的正投影重疊。

實施例三：

本發明實施例還提出了一種陣列基板的制備方法，包括：

在基底上形成薄膜晶體管、像素電極、可調存儲電容和電容調節控制線，可調存儲電容包括第一電極、第二電極以及夾設在第一電極與第二電極之間的半導體介質層，第一電極與電容調節控制線連接，第二電極與薄膜晶體管的漏電極或像素電極連接。

其中，在基底上形成薄膜晶體管、像素電極、可調存儲電容和電容調節控制線，包括：

s1：形成包括柵電極、第一電極、電容調節控制線、有源層和半導體介質層的第一陣列結構層，其中，所述第一電極與所述電容調節控制線連接，所述半導體介質層在基底上的正投影與所述第一電極在基底上的正投影重疊；

s2：形成包括源電極、漏電極、像素電極和第二電極的第二陣列結構層，其中，所述第二電極與所述漏電極或像素電極連接，所述第二電極在基底上的正投影與所述第一電極在基底上的正投影重疊。

其中，步驟s1可以包括：

s11：在基底上形成柵電極、第一電極和電容調節控制線，所述第一電極與所述電容調節控制線連接；

s12：形成覆蓋所述柵電極、第一電極和電容調節控制線的柵絕緣層；

s13：在柵絕緣層上形成有源層和半導體介質層，所述半導體介質層在基底上的正投影與所述第一電極在基底上的正投影重疊。

步驟s2可以包括：

s211：形成源電極、漏電極和第二電極，第二電極與漏電極連接，第二電極在基底上的正投影與第一電極在基底上的正投影重疊；

s212：形成覆蓋源電極、漏電極和第二電極的層間絕緣層；

s213：在層間絕緣層上形成像素電極。

步驟s2還可以包括：

s221：形成源電極和漏電極；

s222：形成覆蓋所述源電極和漏電極的層間絕緣層；

s223：在層間絕緣層上形成像素電極和第二電極，所述第二電極與所述像素電極連接，所述第二電極在基底上的正投影與所述第一電極在基底上的正投影重疊。

該制備方法提供的陣列基板，可以在制備薄膜晶體管的過程中同時制備可調存儲電容，沒有增加陣列基板的構圖工藝，改善了饋通電壓δvp的不穩定性，改善了閃爍、交叉噪聲、殘像等畫面品質問題，提高了產品品質。

實施例四：

在本實施例中，提供了一種像素電路，包括薄膜晶體管和像素電極，還包括可調存儲電容和電容調節控制線，電容調節控制器用于調節可調存儲電容的兩個電極之間的電壓差，改變所述可調存儲電容的電容值。

優選地，可調存儲電容包括第一電極、第二電極以及夾設在第一電極與第二電極之間的半導體介質層，第一電極與所述電容調節控制線連接，第二電極與薄膜晶體管的漏電極或像素電極連接。

具體地，第一電極和電容調節控制線與薄膜晶體管的柵電極同層設置，半導體介質層與薄膜晶體管的有源層同層設置，第二電極與薄膜晶體管的漏電極同層設置且相互連接或者第二電極與所述像素電極同層設置且相互連接。

實施例五：

基于前述實施例的發明構思，本發明實施例還提供了一種顯示面板，該顯示面板包括采用前述實施例的陣列基板，或包括采用前述實施例的像素電路。顯示面板可以為：手機、平板電腦、電視機、顯示器、筆記本電腦、數碼相框、導航儀等任何具有顯示功能的產品或部件。

在本發明實施例的描述中，需要理解的是，術語“中部”、“上”、“下”、“前”、“后”、“豎直”、“水平”、“頂”、“底”“內”、“外”等指示的方位或位置關系為基于附圖所示的方位或位置關系，僅是為了便于描述本發明和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構造和操作，因此不能理解為對本發明的限制。

在本發明實施例的描述中，需要說明的是，除非另有明確的規定和限定，術語“安裝”、“相連”、“連接”應做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接；可以是機械連接，也可以是電連接；可以是直接相連，也可以通過中間媒介間接相連，可以是兩個元件內部的連通。對于本領域的普通技術人員而言，可以具體情況理解上述術語在本發明中的具體含義。

雖然本發明所揭露的實施方式如上，但所述的內容僅為便于理解本發明而采用的實施方式，并非用以限定本發明。任何本發明所屬領域內的技術人員，在不脫離本發明所揭露的精神和范圍的前提下，可以在實施的形式及細節上進行任何的修改與變化，但本發明的專利保護范圍，仍須以所附的權利要求書所界定的范圍為準。