專利名稱：一種陣列基板及其制作方法
技術領域：
本發明涉及液晶顯示領域，尤其涉及一種陣列基板及其制作方法。
背景技術：
目前 TFT-LCD (Thin Film Transistor Liquid Crystal Display,薄膜晶體管液晶顯示器)存在多種電場顯示模式，如ADS、IPS (In-Plane Switching，共平面切換)、VA等，不同的顯示模式具有不同的設計結構，因此不僅在產品品質方面存在顯著不同，在陣列基板制備工藝中也存在較大差異。圖I所示為IPS顯示模式的陣列基板結構，包括襯底基板11、像素電極12和公共電極13，其像素電12和公共電極13在同一平面上交替排列，形成圖I中箭頭所示方向的電場；基于圖I所示的結構，IPS顯示模式的陣列基板采用4次構圖(即4mask)工藝制作，具 體為柵線和柵極構圖，有源層、數據線和源漏電極構圖，過孔構圖，像素電極和公共電極構圖；即IPS顯示模式的陣列基板中，像素電極和公共電極在同一構圖工藝中形成。圖2所示為ADS顯示模式的陣列基板結構，包括襯底基板21、像素電極22和公共電極23，其像素電極22與公共電極23為上下層設置關系，如圖2所示，像素電極22在上層，由具有狹縫結構的透明電極圖案構成，像素電極22與公共電極23之間設有絕緣層，公共電極23在下層，至少在對應像素電極22中的狹縫位置設置公共電極23，形成如圖2中箭頭所示方向的電場；基于圖2所示的結構，ADS顯示模式的陣列基板采用1+4次構圖(SPl+4mask)工藝制作，該制作方法與IPS顯示模式陣列基板所采用的4次構圖工藝相比，需要分別形成像素電極和公共電極，因此，ADS顯示模式陣列基板采用的1+4次構圖工藝比IPS顯示模式陣列基板采用的4次構圖工藝多出I次構圖步驟。根據圖I和圖2可知，ADS顯示模式陣列基板與IPS顯示模式陣列基板相比具有如下特點=ADS顯示模式陣列基板的像素電極和公共電極形成的電場可控區域更大一些，因此，在透過率、亮度和對比度等方面ADS顯示模式比IPS顯示模式好；但是ADS顯示模式陣列基板中的像素電極和公共電極存在較大的交疊區域，會形成較大的存儲電容，引起Greenish (畫面發綠)和線殘像等不良品質缺陷，并且這種缺陷會隨著面板的大尺寸化越來越明顯；此外，ADS顯示模式陣列基板采用的1+4次構圖工藝，相比IPS顯示模式陣列基板采用的4次構圖工藝更繁瑣，生產成本也會更高一些。綜上所述，ADS顯示模式陣列基板和IPS顯示模式陣列基板各有優缺點，因此，生產能夠綜合以上二者優點的新型邊緣電場顯示模式陣列基板成為重要的研究課題。

發明內容
本發明提供一種陣列基板及其制作方法，用以形成一種新型邊緣電場顯示模式的陣列基板，該陣列基板在具有較好的電場可控區域的同時，避免了像素電極和公共電極之間存儲電容的問題，提聞了廣品品質。本發明包括
一種陣列基板，包括多個像素単元，所述像素単元包括像素電極、公共電極和絕緣部，所述絕緣部包括多個第一過孔；所述公共電極設置于所述第一過孔的底表面，所述像素電極設置于所述絕緣部的表面，或所述公共電極設置于所述絕緣部的表面，所述像素電極設置于所述第一過孔的底表面。ー種如上所述陣列基板的制作方法，包括通過第一次構圖エ藝，形成包括柵線、柵電極、公共電極線的圖形； 通過第二次構圖エ藝，形成包括柵絕緣層、有源層、數據線、源電極、漏電極、TFT溝道的圖形；通過第三次構圖エ藝，形成鈍化層以及位于所述鈍化層和/或柵絕緣層上的第一過孔；通過第四次構圖エ藝，形成像素電極和公共電極。本發明提供一種陣列基板及其制作方法，一方面使像素電極與公共電極設置于不同平面上，從而形成具有較好可控區域的液晶分子旋轉電場，達到提高液晶顯示裝置的透過率、亮度和對比度的目的，另ー方面使像素電極和公共電極不存在交疊區域，避免了因像素電極和公共電極存在較大的交疊區域而導致形成較大存儲電容的問題，從而可以避免因較大存儲電容導致的Greenish和線殘像等品質性不良問題，提聞了廣品良率。


圖I為背景技術中IPS顯示模式的陣列基板結構示意圖；圖2為背景技術中ADS顯示模式的陣列基板結構示意圖；圖3 (I)為本發明實施例一提供的一種陣列基板平面示意圖；圖3 (2)為本發明實施例一提供的一種陣列基板剖面示意圖；圖3 (3)為本發明實施例ニ提供的一種陣列基板剖面示意圖；圖4為本發明實施例三提供的一種陣列基板的制作方法流程圖；圖5 (I)為本發明實施例三進行第一構圖エ藝后基板的平面示意圖和剖面示意圖；圖5 (2)為本發明實施例三進行第二構圖エ藝后基板的平面示意圖和剖面示意圖；圖5 (3)為本發明實施例三進行第三構圖エ藝后基板的平面示意圖和剖面示意圖；圖5 (4)為本發明實施例三進行第四構圖エ藝后基板的平面示意圖和剖面示意圖；圖5 (5)為本發明實施例三形成平坦層315后的剖面示意圖；圖6 (I)為本發明實施例四形成具有倒角的第一過孔313的剖面示意圖；圖6 (2)為本發明實施例四形成像素電極311和公共電極312后的剖面示意圖；圖6 (3)為本發明實施例四形成的陣列基板結構剖面示意圖。
具體實施例方式下面結合附圖和具體實施例，對本發明提供的陣列基板及其制作方法的具體實施方式
作進ー步詳細描述。需要說明的是I、本發明所稱的構圖エ藝包括光刻膠涂覆、掩膜、曝光、顯影、刻蝕、光刻膠剝離等エ藝步驟，本發明實施例以正性光刻膠為例進行說明；2、本發明實施例中所稱的例如“X設置于Y上”或“X上設置有Y”中的“上” 一般包含了 X與Y接觸，并且X位于Y的上方的意思，如附圖所示本發明將襯底基板設置于最下方；3、本發明對像素電極的圖案不作具體限定，本發明實施例中僅以附圖所示的像素電極圖案為例進行說明。 本發明提供一種陣列基板，包括多個像素単元；所述像素単元包括像素電極、公共電極和絕緣部，所述絕緣部包括多個第一過孔；所述公共電極設置于所述第一過孔的底表面，所述像素電極設置于所述絕緣部的表面，或所述公共電極設置于所述絕緣部的表面，所述像素電極設置于所述第一過孔的底表面。本發明提供的陣列基板結構中，第一過孔設置于絕緣部內，第一過孔的內壁由絕緣部組成，具有絕緣效果，從而可使得設置于第一過孔的底表面或絕緣部表面的像素電極和公共電極相互絕緣；像素電極和公共電極的設置包括以下兩種情況像素電極位于第一過孔底表面，公共電極位于絕緣部表面，或，像素電極位于絕緣部表面，公共電極位于第一過孔底表面；以上兩種設置情況既使得像素電極和公共電極設置于不同平面上，能形成具有較好可控區域的液晶分子旋轉電場，又使得像素電極和公共電極不存在交疊區域，達到不產生存儲電容的目的；考慮到利用第一過孔的自身結構可達到使像素電極和公共電極交錯設置于不同平面上且相互絕緣的目的，并且像素電極和公共電極都可由透明導電金屬制成的特點，在第一過孔所在區域沉積ー層透明導電金屬的基礎上，通過一次構圖エ藝形成分別位于第一過孔底表面或絕緣部表面的像素電極和公共電極。本發明提供的陣列基板結構特點既使得像素電極與公共電極設置于不同平面上，從而形成具有較好可控區域的液晶分子旋轉電場，達到提高液晶顯示裝置的透過率、亮度和對比度的目的，又使得像素電極和公共電極不存在交疊區域，避免了因像素電極和公共電極存在較大的交疊區域而導致形成較大存儲電容的問題，從而可以避免因較大存儲電容導致的Greenish和線殘像等品質性不良問題，提聞了廣品良率。需要說明的是，為了避免因像素電極和公共電極之間產生存儲電容而導致Greenish和線殘像等品質性不良問題，本發明在陣列基板結構中設置像素電極和公共電極沒有交疊區域，以使二者之間不存在存儲電容，但是由于存儲電容對陣列基板的正常工作是必不可少的，因此，本發明提供的陣列基板結構中可以設置像素電極與公共電極線具有交疊區域以形成合適的存儲電容。較佳的，所述像素電極設置于第一過孔外的絕緣部表面，所述公共電極設置于所述第一過孔的底表面。具體的，將像素電極設置于所述第一過孔外的絕緣部表面時，應根據實際情況確定需要設置像素電極的區域，包括像素開ロ區域和漏電極正上方的鈍化層區域(該區域中像素電極將會與漏電極連接起來)。具體的，將公共電極設置于所述第一過孔的底表面，以使得公共電極與公共電極線直接連接。優選的，所述絕緣部包括柵絕緣層和/或鈍化層。具體的，常見陣列基板結構中，具有絕緣性質的結構有柵絕緣層和鈍化層，其中，柵絕緣層為用于將柵線、柵電極和公共電極線與有源層、數據線、源電極、漏電極絕緣的膜 層；鈍化層為用于將數據線、源電極與像素電極絕緣的膜層；在具有絕緣性質的鈍化層和/或柵絕緣層上設置第一過孔，可使得像素電極和公共電極絕緣，并達到使像素電極和公共電極設置于不同平面上的目的。優選的，所述第一過孔的內壁與底表面夾有銳角形倒角。具體的，使第一過孔的內壁與底表面之間具有倒角，可方便通過一次構圖エ藝形成第一過孔內外的像素電極和公共電極。優選的，所述陣列基板還包括平坦層。具體的，為了避免第一過孔對后續的基板制作エ藝產生不良影響，本裝置在像素電極和公共電極上涂覆平坦層，以使得整個陣列基板的表面平坦。需要說明的是，本發明對上述陣列基板中除像素電極和公共電極以外的其他功能結構不作限定，即本發明提供的陣列基板結構可多元化設置，凡是滿足本發明對像素電極和公共電極的結構設置特點的陣列基板結構都可以，也都屬于本發明保護的范圍之內。實施例一本發明提供一種陣列基板，如圖3 (I)和圖3 (2)所示，該陣列基板包括多個像素單元，每個像素單元包括襯底基板300、柵線301、柵電極302、公共電極線303、柵絕緣層304、有源層305、數據線306、源電極307、漏電極309、TFT溝道(圖中未示出)、鈍化層310、像素電極311、公共電極312和平坦層315 ;其中，所述柵線301、柵電極302和公共電極線303設置于襯底基板300上，柵線301與柵電極302連接；柵絕緣層304設置于柵線301、柵電極302和公共電極線303上，用于將柵線301、柵電極302和公共電極線303與有源層305、數據線306、源電極307、漏電極309絕緣；有源層305、數據線306、源電極307、漏電極309和TFT溝道設置于柵絕緣層304上，共同構成了 TFT;數據線306與源電極307連接；鈍化層310設置于有源層305、數據線306、源電極307、漏電極309和TFT溝道之上，用于將數據線306、源電極307與像素電極311絕緣；鈍化層310和柵絕緣層304交疊的區域設置有第一過孔313，漏電極309上方的鈍化層310上設置有第二過孔314 ；像素電極311設置于第一過孔313外部設定區域的鈍化層310上，通過第二過孔314與漏電極309連接；公共電極312設置于第一過孔313的底表面，與公共電極線303連接；平坦層315設置于像素電極311和公共電極312上，其表面平坦，以避免后續制作エ藝受到第一過孔313段差的不良影響。本實施例提供的陣列基板具有如下結構特點像素電極311設置于第一過孔313外的鈍化層310上，公共電極312設置于第一過孔313的底表面，即二者設置于不同平面上；第ー過孔313設置于鈍化層310和柵絕緣層304交疊的區域，因此第一過孔313的內壁由鈍化層310和柵絕緣層304構成，在像素電極311設置于第一過孔313外部設定區域和公共電極312設置于第一過孔313底表面的情況下,像素電極311與公共電極312就會被第一過孔313的內壁隔開而相互絕緣；此外，像素電極311與漏電極309連接以接收數據線信號；公共電極312與公共電極線303連接以接收公共電極信號。
基于上述結構特點，本實施例提供的陣列基板中，當像素電極311接收數據線信號和公共電極312接收公共電極信號時，就可以形成如圖中虛線箭頭所示的液晶驅動電場，相對于IPS顯示模式的陣列基板，該電場的可控區域范圍更大，因此，在透過率、亮度和對比度等方面比IPS顯示模式陣列基板好；并且，相對于ADS顯示模式的陣列基板，該陣列基板的像素電極311與公共電極312沒有交疊區域，因此二者之間不會形成存儲電容，從而可以避免Greenish和線殘像等品質性不良問題的出現。綜上，本實施例提供的陣列基板既可以形成較好的液晶驅動電場，又可以避免因像素電極和公共電極之間具有較大存儲電容而引起的各種問題，提聞了廣品良率。實施例ニ本實施例提供另一種陣列基板，該實施例與實施例一相比，不同之處在于第一過孔313具有倒角，如圖3 (3)所示，該倒角為柵絕緣層304和襯底基板300所夾的銳角，該倒角結構可以方便一次構圖形成第一過孔313內外的像素電極311和公共電極312。相應的，本發明還提供ー種如上所述陣列基板的制作方法，該方法包括通過第一次構圖エ藝，形成包括柵線、柵電極、公共電極線的圖形；通過第二次構圖エ藝，形成包括柵絕緣層、有源層、數據線、源電極、漏電極、TFT溝道的圖形；通過第三次構圖エ藝，形成鈍化層以及位于所述鈍化層和/或柵絕緣層上的第一過孔；通過第四次構圖エ藝，形成像素電極和公共電極。本發明方法通過在鈍化層和/或柵絕緣層中設置第一過孔，并通過所述第一過孔設置像素電極和公共電極，實現了將像素電極和公共電極設置于不同平面上，達到形成具有良好可控區域的液晶分子旋轉驅動電場的目的，此外，還實現了像素電極和公共電極之間不產生存儲電容的目的，避免了因像素電極和公共電極存在較大的交疊區域而導致形成較大存儲電容的問題，從而可以避免因較大存儲電容導致的Greenish和線殘像等品質性不良問題的出現，提高了產品良率。優選的，通過第三次構圖エ藝，形成位于所述鈍化層和/或柵絕緣層上的第一過孔，具體包括在所述鈍化層和/或柵絕緣層上形成內壁垂直于底表面的第一過孔。
具體的，為了能夠較好地避免像素電極和公共電極之間產生存儲電容的問題，可通過形成內壁垂直于底表面的第一過孔，使像素電極和公共電極不存在交疊區域，避免產生存儲電容。優選的，通過第四次構圖エ藝，形成像素電極和公共電極，具體包括形成透明導電薄膜，在所述透明導電薄膜上涂覆光刻膠，通過普通掩模板進行曝光和顯影處理，使所述第一過孔內部和第一過孔外設定區域的鈍化層表面保留光刻膠，其余區域無光刻膠；將所述其余區域暴露出的透明導電薄膜刻蝕掉，形成所述第一過孔的底表面、內壁以及第ー過孔外設定區域的鈍化層表面的透明導電圖案；剝離剩余光刻膠；將所述第一過孔內壁上的透明導電圖案刻蝕掉，形成位于所述第一過孔外設定區域的鈍化層表面的像素電極，以及位于所述第一過孔底表面的公共電極。 具體的，通過所述第一過孔形成像素電極和公共電極，包括以下兩種情況將像素電極設置于第一過孔的底表面，公共電極設置于第一過孔外設定區域的鈍化層表面，或，將像素電極設置于第一過孔外設定區域的鈍化層表面，公共電極設置于第一過孔的底表面；具體的，考慮到利用第一過孔的自身結構可達到使像素電極和公共電極交錯設置于不同平面上且相互絕緣的目的，并且像素電極和公共電極都可由透明導電金屬制成的特點，本發明可在第一過孔所在區域沉積ー層透明導電金屬，然后通過一次構圖エ藝形成分別位于第一過孔內外的像素電極和公共電極。本發明方法通過一次構圖エ藝形成不同平面上交錯設置的像素電極和公共電極，與現有的ADS顯示模式的陣列基板相比，既可以避免像素電極和公共電極之間因形成較大存儲電容而導致的一系列不良問題，又可以通過同一次構圖エ藝形成像素電極和公共電極，減少構圖次數，簡化基板制作エ藝，從而降低成本。具體的，采用一次構圖エ藝同時形成像素電極和公共電極的具體過程為首先涂覆ー層用于形成像素電極和公共電極的透明導電薄膜，然后通過曝光、顯影和刻蝕處理將第一過孔內部和第一過孔外設定區域(即需要形成像素電極和公共電極的區域)以外的區域上的透明導電薄膜刻蝕掉；該過程的主要目的是將不需要形成像素電極和公共電極區域的透明導電薄膜刻蝕掉；其中，第一過孔外的設定區域是指整個像素單元內，除第一過孔所在區域以及第一過孔外部不需要形成像素電極和公共電極的區域以外的區域；具體實施本步驟時，若用于形成像素電極和公共電極的透明導電薄膜，還用于形成其他透明導電圖案(例如用于形成具有導電連接作用的圖案)，則在通過曝光、顯影和刻蝕處理刻蝕透明導電薄膜時，還需考慮形成這類透明導電圖案，即保留用于形成這類透明導電圖案區域上的透明導電薄膜。然后，剝離剩余的光刻膠，形成第一過孔的底表面、內壁和第一過孔外設定區域的鈍化層表面的透明導電圖案；最后，將所述第一過孔內壁上的透明導電圖案刻蝕掉，形成第一過孔外設定區域的鈍化層表面的像素電極圖案，和第一過孔底表面的公共電極圖案；該過程可采用干法刻蝕完成，具體的，由于沉積在第一過孔外部和底表面的透明導電薄膜，要比沉積在第一過孔內壁上的透明導電薄膜厚，可采用干刻蝕エ藝將第一過孔的底表面、內壁和第一過孔外設定區域的透明導電圖案刻蝕掉一定的厚度，該厚度恰好等于第一過孔內壁上透明導電薄膜的厚度，得到的最終結果便是第一過孔內壁上不再有透明導電圖案，而第一過孔外設定區域的鈍化層表面形成像素電極，第一過孔的底表面形成公共電極。優選的，通過第三次構圖エ藝，形成位于所述鈍化層和/或柵絕緣層上的第一過孔，具體包括在所述鈍化層和/或柵絕緣層上形成內壁與底表面夾有銳角形倒角的第一過孔。具體的，要使得第一過孔的內壁與底表面夾有銳角形倒角，可通過以下兩種方式實現一種是令形成柵絕緣層而沉積的柵絕緣薄膜的致密度小于形成鈍化層而沉積的鈍化層薄膜，即柵絕緣薄膜較為疏松，鈍化層薄膜較為致密，然后通過腐蝕形成第一過孔吋，由于柵絕緣薄膜的腐蝕速率會大于鈍化層薄膜的腐蝕速率，就會使得第一過孔在柵絕緣薄膜中凹進去的部分多于在鈍化層薄膜凹進去的部分，即使得第一過孔的內壁與底表面夾有銳角形倒角；另ー種方式是在沉積用于形成柵絕緣層的柵絕緣薄膜時，分兩次沉積，先沉積ー次較為疏松的柵絕緣薄膜，再沉積一次較為致密的柵絕緣薄膜，隨后通過腐蝕形成第一過孔時，在先沉積的柵絕緣薄膜的腐蝕速率會大于后沉積的柵絕緣薄膜的腐蝕速率，就會使 得第一過孔在先沉積的柵絕緣薄膜中凹進去的部分多于在后沉積的柵絕緣薄膜中凹進去的部分，即使得第一過孔的內壁與底表面夾有銳角形倒角。本發明方法通過設置第一過孔具有倒角，在沉積透明導電薄膜時就可以借助第一過孔倒角的作用，直接形成第一過孔外設定區域的鈍化層表面的像素電極和形成第一過孔底表面的公共電極；由于該方法借助第一過孔倒角的作用，不會將透明導電薄膜沉積于第ー過孔內壁上，可將透明導電薄膜在倒角處自然分離，因此也就不需要刻蝕掉第一過孔內壁上的透明導電圖案的エ藝，進ー步簡化了基板的制作エ藝，節省了成本。優選的，通過第四次構圖エ藝，形成像素電極和公共電極，具體包括形成透明導電薄膜，在所述透明導電薄膜上涂覆光刻膠，通過普通掩模板進行曝光和顯影處理，使所述第一過孔內部和第一過孔外設定區域的鈍化層表面保留光刻膠，其余區域無光刻膠；將所述其余區域暴露出的透明導電薄膜刻蝕掉，形成位于所述第一過孔底表面和第一過孔外設定區域的鈍化層表面的透明導電圖案；剝離剩余光刻膠，形成位于所述第一過孔外設定區域的鈍化層表面的像素電極，以及位于所述第一過孔底表面的公共電極。優選的，本發明方法還包括形成位于所述像素電極和公共電極上的平坦層。具體的，本發明方法在像素電極和公共電極上涂覆平坦層，使得整個陣列基板的表面平坦，以避免第一過孔對后續的基板制作エ藝產生不良影響。需要說明的是，本發明提供的陣列基板制作方法僅對制作像素電極和公共電極的方式進行了說明，對制作陣列基板中其他功能元件的方式沒有限定，本領域技術人員可依據實際要形成的陣列基板結構，選擇合適的エ藝制作其他功能元件。實施例三本實施例提供一種陣列基板制作方法，用以制作實施例一提供的陣列基板。為了方便說明構圖エ藝，本實施例將襯底基板的整個區域劃分為以下各部分柵線區域、柵電極區域、公共電極線區域、有源層區域、數據線區域、源電極區域、漏電極區域、TFT溝道區域、像素電極區域、公共電極區域、第一過孔區域和第二過孔區域。其中“某區域”都是某圖形在襯底基板上映射的區域，該區域與對應的圖形具有相同的形狀，也就是說，該區域為襯底基板上將要制作某圖形的區域，例如柵線區域，即為柵線的圖形在襯底基板上的映射區域。如圖4所示，該制作方法包括如下步驟步驟41，如圖5 (I)所示，在襯底基板300上形成柵金屬薄膜，通過第一次構圖エ藝，形成包括柵線301、柵電極302、公共電極線303的圖形；具體的，如圖5 (I)所示，首先采用等離子增強化學氣相沉積(PECVD)、磁控濺射、熱蒸發或其它成膜方法，在襯底基板300 (如玻璃基板或石英基板)上形成柵金屬薄膜；柵金屬薄膜可以是鑰、鋁、鋁釹合金、鎢、鉻、銅等金屬形成的單層薄膜，也可以是以上金屬形成的多層薄膜。然后在柵金屬薄膜上涂覆光刻膠，采用普通掩膜板對光刻膠進行曝光機顯影處理后，使得柵線區域、柵電極區域和公共電極線區域保留光刻膠，其余區域無光刻膠；通過刻蝕エ藝將其余區域暴露出的柵金屬薄膜刻蝕掉；剝離剩余的光刻膠，形成包括柵線301、柵 電極302、公共電極線303的圖形；步驟42，如圖5 (2)所示，形成柵絕緣薄膜、有源層薄膜、源漏金屬薄膜，通過第二次構圖エ藝，形成包括柵絕緣層304、有源層305、數據線306、源電極307、漏電極309、TFT溝道(圖中未示出)的圖形；具體的，如圖5 (2)所示，首先采用等離子增強化學氣相沉積(PECVD)、磁控濺射、熱蒸發或其它成膜方法，依次形成柵絕緣薄膜、有源層薄膜和源漏金屬薄膜；柵絕緣薄膜可以采用SiNx、Si0x或SiOxNy的單層薄膜,或上述材料多層沉積形成的多層薄膜；有源層薄膜包括半導體薄膜和摻雜半導體薄膜源漏金屬薄膜可以是鑰、鋁、鋁釹合金、鎢、鉻、銅等金屬形成的單層薄膜，也可以是以上金屬多層沉積形成的多層薄膜；然后，在所述源漏金屬薄膜上涂覆光刻膠，通過雙調掩模板對光刻膠進行曝光和顯影處理，使得源電極區域、漏電極區域以及數據線區域的光刻膠具有第一厚度，使得TFT溝道區域的光刻膠具有第二厚度，其余區域沒有光刻膠覆蓋，其中，第一厚度大于第二厚度；依次刻蝕其余區域暴露出的源漏金屬薄膜和有源層薄膜；再進行光刻膠灰化工藝，去掉源電極區域、漏電極區域、數據線區域、以及TFT溝道區域第二厚度的光刻膠，使得TFT溝道區域暴露出；依次刻蝕TFT溝道區域暴露出的源漏金屬薄膜和有源層薄膜，形成包括TFT溝道和有源層305的圖形；剝離剩余光刻膠，形成包括數據線306、源電極307和漏電極309的圖形；步驟43，如圖5(3)所示，形成鈍化層薄膜，通過第三次構圖エ藝，形成鈍化層310、第一過孔313和第二過孔314;具體的，如圖5 (3)所示，首先采用等離子增強化學氣相沉積(PECVD)、磁控濺射、熱蒸發或其它成膜方法形成鈍化層薄膜；鈍化層薄膜可以采用SiNx、Si0x或SiOxNy的單層薄膜，或上述材料多層沉積形成的多層薄膜；然后，在所述鈍化層薄膜上涂覆光刻膠，通過雙調掩模板對光刻膠進行曝光和顯影處理，使得第一過孔區域無光刻膠覆蓋，第二過孔區域的光刻膠具有第三厚度，第一過孔區域和第二過孔區域以外的其余區域具有第四厚度的光刻膠，其中，第三厚度小于第四厚度；依次將第一過孔區域暴露出的鈍化層薄膜和柵絕緣薄膜刻蝕掉，形成第一過孔313，第ー過孔313的底表面應保證露出公共電極線303，使得后續在第一過孔313底部形成的公共電極314與公共電極線303連接；通過光刻膠灰化工藝去掉第二過孔區域以及所述其余區域的第三厚度光刻膠，使得第二過孔區域無光刻膠；刻蝕第二過孔區域暴露出的鈍化層薄膜，形成第二過孔314，以露出漏電極309，使得后續形成的像素電極311能夠與漏電極309連接；剝離剩余光刻膠，形成鈍化層310 ；具體實施本步驟時，在所述鈍化層薄膜上涂覆光刻膠后，還可通過采用普通掩模板對光刻膠進行曝光和顯影處理，使得第一過孔區域和第二過孔區域都無光刻膠覆蓋，然后在一次刻蝕エ藝中同時對第一過孔區域和第二過孔區域進行刻蝕，在該刻蝕過程中，可通過控制第一過孔區域和第二過孔區域的刻蝕速率不同，最終形成第一過孔和第二過孔，該方式通過一次刻蝕同時形成具有不同深度的第一過孔和第二過孔，簡化了エ藝過程；步驟44，如圖5 (4 )所示，形成透明導電薄膜，通過第四次構圖エ藝，形成所述第一過孔313外設定區域周圍鈍化層310上的像素電極311圖形，以及第ー過孔313底部的公共電極314圖形； 具體的，如圖5 (4)所示，首先采用一般的成膜方法形成透明導電薄膜；透明導電薄膜可以采用ITO或IZO等材料；然后，在所述透明導電薄膜上涂覆光刻膠，通過普通掩模板對光刻膠進行曝光和顯影處理，使得像素電極區域和公共電極區域保留光刻膠，使得像素電極區域和公共電極區域以外的其他區域無光刻膠；將所述像素電極區域和公共電極區域以外的其他區域暴露出的透明導電薄膜刻蝕掉；剝離剩余光刻膠，使得只有像素電極區域、第一過孔313內壁上以及公共電極區域具有透明導電薄膜；最后，采用干法刻蝕エ藝，將第一過孔313內壁上的透明導電薄膜刻蝕掉，形成包括第一過孔313周圍鈍化層310上的像素電極311圖形，以及第ー過孔313內部的公共電極314圖形；步驟45，如圖5 (5)所示，形成平坦層薄膜，形成平坦層315 ;具體的，采用等離子增強化學氣相沉積(PECVD)、磁控濺射、熱蒸發或其它成膜方法形成平坦層薄膜；平坦層薄膜可以采用有機聚合物材料。本實施例提供的陣列基板制作方法僅僅是一種實現方式，實際應用中，本領域技術人員可以通過改變エ藝方式形成相近的結構。例如，在刻蝕第一過孔內壁上的透明導電圖案時，除了可以采用干法刻蝕以外，還可以采用其他刻蝕方式，如濕法刻蝕，只要能夠完成將第一過孔內壁上的透明導電圖案刻蝕掉的目的即可。 本實施例提供的陣列基板制作方法具有如下優點制作出的陣列基板中像素電極與公共電極沒有交疊區域，不會形成存儲電容，在接收數據信號和公共電極信號的時候可以產生較優的液晶驅動電場；制作エ藝上，采用一次構圖エ藝即可完成像素電極和公共電極的制作，整個陣列基板只需采用四次構圖エ藝即可，簡化了基板制作エ藝，提高了生產效率,節省了生產成本。實施例四本實施例提供另ー種陣列基板制作方法，用以制作實施例ニ提供的陣列基板。本方法包括如下步驟步驟SI，在襯底基板300上沉積柵金屬薄膜，通過第一次構圖エ藝，形成包括柵線301、柵電極302、公共電極線303的圖形；
具體過程可參考實施例三中的具體描述，在此不再贅述；步驟S2，沉積柵絕緣薄膜、有源層薄膜、源漏金屬薄膜，通過第二次構圖エ藝，形成包括柵絕緣層304、有源層305、數據線306、源電極307、漏電極309、TFT溝道(圖中未示出)的圖形；具體過程可參考實施例三中的具體描述，在此不再贅述；步驟S3，沉積鈍化層薄膜，通過第三次構圖エ藝，形成鈍化層310、第一過孔313和第二過孔314 ；具體的，首先采用等離子增強化學氣相沉積(PECVD)、磁控濺射、熱蒸發或其它成膜方法沉積鈍化層薄膜；鈍化層薄膜可以采用SiNx、SiOx或SiOxNy的單層薄膜,或上述材料多層沉積形成的多層薄膜；然后，如圖6 (I)所示，在所述鈍化層薄膜上涂覆光刻膠，通過雙調掩模板對光刻 膠進行曝光和顯影處理，使得第一過孔區域無光刻膠覆蓋，第二過孔區域的光刻膠具有第三厚度，第一過孔區域和第二過孔區域以外的其余區域具有第四厚度的光刻膠，其中，第三厚度小于第四厚度；依次將第一過孔區域暴露出的鈍化層薄膜和柵絕緣薄膜刻蝕掉，同時采用過孔倒角エ藝，形成具有倒角的第一過孔313，該倒角為柵絕緣層304和襯底基板300所夾的銳角，第一過孔313的底表面應保證露出公共電極線303，使得后續在第一過孔313底表面形成的公共電極314與公共電極線303連接；通過光刻膠灰化工藝去掉第二過孔區域以及所述其余區域的第三厚度光刻膠，使得第二過孔區域無光刻膠；刻蝕第二過孔區域暴露出的鈍化層薄膜，形成第二過孔314，以露出漏電極309使得后續形成的像素電極311能夠與漏電極309連接；剝離剩余光刻膠，形成鈍化層310 ；步驟S4，沉積透明導電薄膜，通過第四次構圖エ藝，形成所述第一過孔313周圍鈍化層310上的像素電極311圖形，以及第ー過孔313底部的公共電極314圖形；具體的，首先采用一般的成膜方法沉積透明導電薄膜；透明導電薄膜可以采用ITO或IZO等材料；該過程中，受到第一過孔313具有倒角結構的影響，透明導電薄膜不會附著在第一過孔313的內壁上，因此，附著在第一過孔313外部鈍化層上的透明導電薄膜就會與附著在第一過孔313底表面的透明導電薄膜斷開，并且絕緣；然后，在所述透明導電薄膜上涂覆光刻膠，通過普通掩模板對光刻膠進行曝光和顯影處理，使得像素電極區域和公共電極區域保留光刻膠，使得像素電極區域和公共電極區域以外的其他區域無光刻膠；將所述像素電極區域和公共電極區域以外的其他區域暴露出的透明導電薄膜刻蝕掉；剝離剩余光刻膠，使得只有像素電極區域和公共電極區域具有透明導電薄膜，如圖6 (2)所示，即形成了像素電極311和公共電極312 ；步驟S5，如圖6 (3)所示，沉積平坦薄膜，形成平坦層315 ;具體過程可參考實施例三中的具體描述，在此不再贅述。本實施例與實施例三相比，具有相同的制作柵線301、柵電極302、公共電極線303、有源層305、數據線306、源電極307、漏電極309和TFT溝道(圖中未示出)、鈍化層310、第二過孔314、平坦層315的エ藝步驟，不同之處在于本實施例形成第一過孔313時采用了倒角エ藝，使得第一過孔313為具有倒角的結構特點，借助該結構特點，透明導電薄膜就不會沉積到第一過孔313內壁上，因此就可以自然地分離像素電極區域的透明導電薄膜和公共電極區域的透明導電薄膜，省去了實施例一中需要単獨的刻蝕エ藝將第一過孔313內壁上的透明導電薄膜刻蝕掉的エ藝，因此，在具備實施例三所具備的優點的同時，進ー步簡化了エ藝過程，節省了成本。顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精神和范圍。這樣，倘若本發明的這些修改和變型屬于本發明權利要求及其等同技術的范圍 之內，則本發明也意圖包含這些改動和變型在內。
權利要求
1.一種陣列基板，包括多個像素單元，所述像素單元包括像素電極、公共電極和絕緣部，其特征在于， 所述絕緣部包括多個第一過孔； 所述公共電極設置于所述第一過孔的底表面，所述像素電極設置于所述絕緣部的表面，或 所述公共電極設置于所述絕緣部的表面，所述像素電極設置于所述第一過孔的底表面。
2.如權利要求I所述的陣列基板，其特征在于，所述絕緣部包括柵絕緣層和/或鈍化層。
3.如權利要求I所述的陣列基板，其特征在于，所述第一過孔的內壁與底表面夾有銳角形倒角。
4.如權利要求1-3任一所述的陣列基板，其特征在于，所述陣列基板還包括平坦層。
5.—種如權利要求1-4任一所述的陣列基板的制作方法,其特征在于,包括 通過第一次構圖工藝，形成包括柵線、柵電極、公共電極線的圖形； 通過第二次構圖工藝，形成包括柵絕緣層、有源層、數據線、源電極、漏電極、TFT溝道的圖形； 通過第三次構圖工藝，形成鈍化層以及位于所述鈍化層和/或柵絕緣層上的第一過孔； 通過第四次構圖工藝，形成像素電極和公共電極。
6.如權利要求5所述的方法，其特征在于，通過第三次構圖工藝，形成位于所述鈍化層和/或柵絕緣層上的第一過孔，具體包括 在所述鈍化層和/或柵絕緣層上形成內壁垂直于底表面的第一過孔。
7.如權利要求5所述的方法，其特征在于，通過第四次構圖工藝，形成像素電極和公共電極，具體包括 形成透明導電薄膜，在所述透明導電薄膜上涂覆光刻膠，通過普通掩模板進行曝光和顯影處理，使所述第一過孔內部和第一過孔外設定區域的鈍化層表面保留光刻膠，其余區域無光刻膠； 將所述其余區域暴露出的透明導電薄膜刻蝕掉，形成所述第一過孔的底表面、內壁以及第一過孔外設定區域的鈍化層表面的透明導電圖案； 剝離剩余光刻膠； 將所述第一過孔內壁上的透明導電圖案刻蝕掉，形成位于所述第一過孔外設定區域的鈍化層表面的像素電極，以及位于所述第一過孔底表面的公共電極。
8.如權利要求5所述的方法，其特征在于，通過第三次構圖工藝，形成位于所述鈍化層和/或柵絕緣層上的第一過孔，具體包括 在所述鈍化層和/或柵絕緣層上形成內壁與底表面夾有銳角形倒角的第一過孔。
9.如權利要求5所述的方法，其特征在于，通過第四次構圖工藝，形成像素電極和公共電極，具體包括 形成透明導電薄膜，在所述透明導電薄膜上涂覆光刻膠，通過普通掩模板進行曝光和顯影處理，使所述第一過孔內部和第一過孔外設定區域的鈍化層表面保留光刻膠，其余區域無光刻膠； 將所述其余區域暴露出的透明導電薄膜刻蝕掉，形成位于所述第一過孔底表面和第一過孔外設定區域的鈍化層表面的透明導電圖案；剝離剩余光刻膠，形成位于所述第一過孔外設定區域的鈍化層表面的像素電極，以及位于所述第一過孔底表面的公共電極。
10.如權利要求5所述的方法，其特征在于，還包括形成位于所述像素電極和公共電極上的平坦層。
全文摘要
本發明公開了一種陣列基板及其制作方法，該陣列基板包括多個像素單元，所述像素單元包括像素電極、公共電極和絕緣部，所述絕緣部包括多個第一過孔；所述公共電極設置于所述第一過孔的底表面，所述像素電極設置于所述絕緣部的表面，或所述公共電極設置于所述絕緣部的表面，所述像素電極設置于所述第一過孔的底表面。本發明提供的陣列基板能夠形成具有較好可控區域的液晶分子旋轉電場，達到提高液晶顯示裝置的透過率、亮度和對比度的目的，避免了因像素電極和公共電極存在較大的交疊區域而導致形成較大存儲電容的問題，從而可以避免因較大存儲電容導致的Greenish和線殘像等品質性不良問題，提高了產品良率。
文檔編號G02F1/1362GK102830560SQ201210308758
公開日2012年12月19日 申請日期2012年8月27日 優先權日2012年8月27日
發明者封賓, 林鴻濤, 王章濤, 邵喜斌 申請人:京東方科技集團股份有限公司, 北京京東方顯示技術有限公司