本發明涉及顯示技術領域，特別是涉及一種像素排列單元、像素排列結構和顯示面板。

背景技術：

薄膜晶體管液晶顯示面板(tft-lcd)具有畫質好、體積小、重量輕、低驅動電壓、低功耗、無輻射和制造成本相對較低的優點，在平板顯示領域占主導地位。

液晶顯示面板在正常顯示時，為了避免液晶極化，施加于像素電極的電壓相對于公共電極而交替翻轉，即像素電極的電壓在正極性及負極性之間來回變化，稱之為反轉驅動。當像素電極的電壓高于公共電極的電壓時，稱之為正極性(+)，當像素電極的電壓低于公共電極的電壓時，稱之為負極性(-)。反轉驅動包括幀反轉驅動(frameinversion)、行反轉驅動(rowinversion)、列反轉驅動(columninversion)及點反轉驅動(dotinversion)。點反轉驅動的功耗雖然最大，但是點反轉驅動的顯示效果最佳，因此點反轉驅動成為目前主流的驅動方式。

圖1為現有的一種單掃描線架構像素排列結構的等效電路圖，該像素排列結構包括多條掃描線11和多條數據線12，掃描線11與數據線12相互交叉形成多個子像素(sub-pixel)14，每個子像素14通過tft13與對應的掃描線11和數據線12相連。針對每相鄰兩條數據線12之間的一列子像素14而言，處在奇數位置的子像素14與位于該列子像素14左側的數據線12相連，處在偶數位置的子像素14與位于該列子像素14右側的數據線12相連。從而，與同一條數據線12相連的各個子像素14分布在該數據線12兩側且呈z字形交替排布(業界稱為“zinversion”)，且與同一條數據線12相連的各個子像素14具有相同的極性(正極線或負極性)。上述像素排列結構在驅動時，可以采取列反轉的驅動方式來實現點反轉的顯示效果。

圖2為現有的一種雙掃描線架構像素排列結構的等效電路圖，該雙掃描線架構像素排列結構包括多條掃描線11、多條數據線12和多個子像素14，每個子像素14通過tft13與對應的掃描線11和數據線12相連。每相鄰兩條數據線12之間設有兩列子像素14，每條數據線12與其左右兩側的兩列子像素14相連，兩條相鄰數據線12之間的、位于同一行的兩個子像素14分別與上下兩條掃描線11相連。對于顯示面板而言，驅動芯片包括柵極驅動芯片(gatedriver)和源極驅動芯片(sourcedriver)都是必不可少的，源極驅動芯片由于其復雜的結構比柵極驅動芯片更為昂貴。上述的雙掃描線架構像素排列結構，通過減少數據線的數量可以降低源極驅動芯片的使用數量和成本。

目前大多數驅動方式采用單掃描線架構的像素排列結構(如圖1所示)或者雙掃描線架構的像素排列結構(如圖2所示)，但是前者由于數據線數量多，不利于減少成本；后者通過減少數據線的數量雖然可以降低成本，但是由于掃描線的數量增多，每條掃描線被掃描打開的時間變短，導致縮短了每個子像素的充電時間。

技術實現要素：

本發明的目的在于提供一種像素排列單元和像素排列結構，以解決現有單掃描線架構像素排列結構的生產成本較高及現有雙掃描線架構像素排列結構的充電時間較短的問題。

本發明實施例提供一種像素排列單元，包括由3條掃描線和4條數據線相互交叉限定形成的兩行共12個子像素，每個子像素通過tft與對應的掃描線和數據線相連；該3條掃描線分別為掃描線g1、g2、g3，該4條數據線分別為數據線d1、d2、d3、d4，該12個子像素分別為子像素p1、p2、p3、p4、p5、p6、p7、p8、p9、p10、p11、p12，其中：子像素p1通過tft與掃描線g1和數據線d1相連；子像素p2通過tft與掃描線g2和數據線d1相連；子像素p3通過tft與掃描線g2和數據線d2相連；子像素p4通過tft與掃描線g1和數據線d2相連；子像素p5通過tft與掃描線g1和數據線d3相連；子像素p6通過tft與掃描線g1和數據線d4相連；子像素p7通過tft與掃描線g3和數據線d1相連；子像素p8通過tft與掃描線g3和數據線d2相連；子像素p9通過tft與掃描線g3和數據線d3相連；子像素p10通過tft與掃描線g2和數據線d3相連；子像素p11通過tft與掃描線g2和數據線d4相連；子像素p12通過tft與掃描線g3和數據線d4相連。

進一步地，子像素p1、p2、p3、p4、p5、p6處在第一行且位于掃描線g1與掃描線g2之間；子像素p7、p8、p9、p10、p11、p12處在第二行且位于掃描線g2與掃描線g3之間。

進一步地，子像素p1位于數據線d1的左側；子像素p2、p3、p7、p8位于數據線d1與數據線d2之間；子像素p4、p9位于數據線d2與數據線d3之間；子像素p5、p6、p10、p11位于數據線d3與數據線d4之間；子像素p12位于數據線d4的右側。

進一步地，第二行的六個子像素p7、p8、p9、p10、p11、p12相對于第一行的六個子像素p1、p2、p3、p4、p5、p6向右偏移一個子像素位置。

進一步地，該12個子像素構成四個顯示像素，子像素p1、p2、p3構成第一個顯示像素，子像素p4、p5、p6構成第二個顯示像素，子像素p7、p8、p9構成第三個顯示像素，子像素p10、p11、p12構成第四個顯示像素，每個顯示像素下的三個子像素對應不同的色阻。

本發明實施例還提供一種像素排列結構，由多個上述的像素排列單元組成。

進一步地，該像素排列結構包括由3m條掃描線和4n條數據線相互交叉限定形成2m行共12×m×n個子像素，以每12個子像素排列成一個所述的像素排列單元，由m×n個所述的像素排列單元組成，其中m、n為正整數。

進一步地，該像素排列結構在所有偶數行子像素與相鄰的下一行子像素之間設有兩條緊鄰的掃描線。

本發明實施例還提供一種顯示面板，包括上述的像素排列結構。

進一步地，該顯示面板包括有效顯示區和位于有效顯示區外圍的非顯示區，在該顯示面板的最右側還增設一條數據線，位于該顯示面板最左側的每一個像素排列單元中，子像素p1被移至該顯示面板的最右側且通過tft與對應的掃描線和最右側的數據線相連。

本發明實施例提供的像素排列單元和像素排列結構，相較于現有的單掃描線架構像素排列結構，雖然掃描線的數量增加，但數據線的數量減少，有利于降低源極驅動芯片的使用數量和成本；相較于現有的雙掃描線架構像素排列結構，雖然數據線的數量增加，但掃描線的數量減少，每條掃描線被掃描打開的時間變長，可以增加每個子像素的充電時間。即本實施例的像素排列結構可以在生產成本和充電時間上取得較佳平衡。

附圖說明

圖1為現有的一種單掃描線架構像素排列結構的等效電路圖。

圖2為現有的一種雙掃描線架構像素排列結構的等效電路圖。

圖3為本發明實施例中像素排列單元的等效電路圖。

圖4a至圖4c為圖3中像素排列單元在顯示時的驅動示意圖。

圖5為本發明實施例中像素排列結構的等效電路圖。

圖6為本發明其中一個實施例中顯示面板的平面電路圖。

圖7為本發明另一個實施例中顯示面板的平面電路圖。

具體實施方式

為更進一步闡述本發明為達成預定發明目的所采取的技術方式及功效，以下結合附圖及實施例，對本發明的具體實施方式、結構、特征及其功效，詳細說明如后。

圖3為本發明實施例中像素排列單元的等效電路圖，請參圖3，該像素排列單元包括由3條掃描線和4條數據線相互交叉限定形成的兩行共12個子像素(sub-pixel)，每個子像素通過tft23與對應的掃描線和數據線相連。

該3條掃描線分別為掃描線g1、g2、g3，該4條數據線分別為數據線d1、d2、d3、d4，該12個子像素分別為子像素p1、p2、p3、p4、p5、p6、p7、p8、p9、p10、p11、p12，其中：

子像素p1通過tft23與掃描線g1和數據線d1相連；

子像素p2通過tft23與掃描線g2和數據線d1相連；

子像素p3通過tft23與掃描線g2和數據線d2相連；

子像素p4通過tft23與掃描線g1和數據線d2相連；

子像素p5通過tft23與掃描線g1和數據線d3相連；

子像素p6通過tft23與掃描線g1和數據線d4相連；

子像素p7通過tft23與掃描線g3和數據線d1相連；

子像素p8通過tft23與掃描線g3和數據線d2相連；

子像素p9通過tft23與掃描線g3和數據線d3相連；

子像素p10通過tft23與掃描線g2和數據線d3相連；

子像素p11通過tft23與掃描線g2和數據線d4相連；

子像素p12通過tft23與掃描線g3和數據線d4相連。

具體地，如圖3所示，子像素p1、p2、p3、p4、p5、p6處在第一行且位于掃描線g1與掃描線g2之間；子像素p7、p8、p9、p10、p11、p12處在第二行且位于掃描線g2與掃描線g3之間。子像素p1位于數據線d1的左側；子像素p2、p3、p7、p8位于數據線d1與數據線d2之間；子像素p4、p9位于數據線d2與數據線d3之間；子像素p5、p6、p10、p11位于數據線d3與數據線d4之間；子像素p12位于數據線d4的右側。

由圖3可見，第二行的六個子像素p7、p8、p9、p10、p11、p12相對于第一行的六個子像素p1、p2、p3、p4、p5、p6并非上下一一對齊，而是向右偏移一個子像素位置。

本實施例中，該12個子像素(p1～p12)構成四個顯示像素(pixel)，即每三個子像素構成一個顯示像素。其中，子像素p1、p2、p3構成第一個顯示像素，子像素p4、p5、p6構成第二個顯示像素，子像素p7、p8、p9構成第三個顯示像素，子像素p10、p11、p12構成第四個顯示像素。而且，每個顯示像素下的三個子像素對應不同的色阻，如紅色(r)、綠色(g)、藍色(b)色阻，以形成r子像素、g子像素與b子像素的組合。

圖4a至圖4c為圖3中像素排列單元在顯示時的驅動示意圖，請參圖4a至圖4c，該像素排列單元的驅動方式如下：

如圖4a所示，向掃描線g1送出掃描信號，使掃描線g1打開，通過數據線d1至數據線d4輸出數據信號，完成對第一行中的子像素p1、p4、p5、p6進行充電；

如圖4b所示，向掃描線g2送出掃描信號，使掃描線g2打開，通過數據線d1至數據線d4輸出數據信號，完成對第一行中剩下的子像素p2、p3進行充電以及完成對第二行中的子像素p10、p11進行充電；

如圖4c所示，向掃描線g3送出掃描信號，使掃描線g3打開，通過數據線d1至數據線d4輸出數據信號，完成對第二行中剩下的子像素p7、p8、p9、p12進行充電。至此，完成對該像素排列單元中所有12個子像素p1～p12的充電。

圖5為本發明實施例中像素排列結構的等效電路圖，請參圖5，本發明實施例還提供一種像素排列結構，該像素排列結構由多個上述的像素排列單元(其中，每個像素排列單元如圖中虛線框a內所示)組成，該像素排列結構包括由3m條掃描線和4n條數據線相互交叉限定形成2m行共12×m×n個子像素，以每12個子像素排列成一個上述的像素排列單元，由m×n個上述的像素排列單元組成，其中m、n為正整數。

如圖5所示，在將m×n個上述的像素排列單元組成該像素排列結構時，該像素排列結構在所有偶數行子像素與相鄰的下一行子像素之間設有兩條緊鄰的掃描線，例如在第二行子像素與第三行子像素之間設有兩條緊鄰的掃描線g3、g4，在第四行子像素與第五行子像素之間設有兩條緊鄰的掃描線g6、g7，其余類推。

該像素排列結構在每幀(frame)畫面的顯示過程中，通過控制各條數據線上的電壓極性在正極性(+)與負極性(-)之間變動，該像素排列結構可以實現點反轉驅動，而且該像素排列結構可用于高分辨率(resolution)的顯示面板中。

本實施例的像素排列結構相較于現有的單掃描線架構像素排列結構，雖然掃描線的數量增加，但數據線的數量減少，有利于降低源極驅動芯片的使用數量和成本；本實施例的像素排列結構相較于現有的雙掃描線架構像素排列結構，雖然數據線的數量增加，但掃描線的數量減少，每條掃描線被掃描打開的時間變長，可以增加每個子像素的充電時間。即本實施例的像素排列結構可以在生產成本和充電時間上取得較佳平衡。

本發明實施例還提供一種顯示面板，包括上述的像素排列結構。該顯示面板具體可以是液晶顯示面板，該液晶顯示面板包括薄膜晶體管陣列基板、彩色濾光片基板以及設置在薄膜晶體管陣列基板與彩色濾光片基板之間的液晶層。

如圖6所示，在本發明的其中一個實施例中，顯示面板包括有效顯示區31(如圖中虛線框內所示)和位于有效顯示區31外圍的非顯示區32，上述的像素排列結構分布在有效顯示區31，但也有一部分位于非顯示區32，即為了畫面顯示的完整性，每一行子像素中左右兩端加起來共有六個子像素是位于非顯示區32，沒有被利用。而位于非顯示區32的這部分子像素將占據非顯示區32的空間，使得左右邊框變窄。

如圖7所示，在本發明的另一個實施例中，顯示面板包括有效顯示區41(如圖中虛線框內所示)和位于有效顯示區41外圍的非顯示區42。與圖6所示實施例不同的是，本實施例中，在顯示面板的最右側還增設一條數據線43，作為第4n+1條數據線，位于顯示面板最左側的每一個像素排列單元中，子像素p1被移至顯示面板的最右側且通過tft與對應的掃描線和最右側的數據線43相連。即位于顯示面板最左側的每一個像素排列單元包括b1和b2兩個部分，其中b1部分包括子像素p1且被移至顯示面板的最右側，b2部分包括除子像素p1之外的其他11個子像素且仍在原處，b1和b2兩個部分合起來仍然可看做等效于原有的像素排列單元a。本實施例在結構上僅僅只需要增設一條數據線43，但可以使上述像素排列結構完全分布在有效顯示區41，像素排列結構不會占用左右邊框，從而克服左右邊框變窄的問題，或者說在相同尺寸下可以使有效顯示區41的面積變得更大。

以上所述，僅是本發明的較佳實施例而已，并非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而并非用以限定本發明，任何熟悉本專業的技術人員，在不脫離本發明技術方案范圍內，當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發明技術方案的范圍內。