本申請涉及原子芯片實驗系統領域，且特別是有關于高電流自激振蕩抑制的原子芯片直流射頻偏置電路。

背景技術：

1、原子芯片是一種高度集成且可控的實驗平臺，通過芯片上的u型和h型天線，可以實現對單個原子系綜的精確操控。這些天線在傳輸直流或射頻信號時，能夠精確地調整原子系綜的狀態和位置。該平臺不僅為基礎物理研究提供了強有力的支持，還為量子計算的擴展實驗創造了必要條件，有望在新型量子計算系統的研發中發揮關鍵作用。在該平臺上開展量子計算實驗的首要目標是冷卻與囚禁原子系綜并且實現玻色-愛因斯坦凝聚態，其中原子系綜的蒸發冷卻過程則依賴于原子芯片的結構來實現。蒸發冷卻階段，原子芯片結構使直流信號與射頻信號同時作用，其中直流信號用于產生磁阱以囚禁原子系綜，而射頻信號逐步降低勢阱深度，通過共振使高溫原子從勢阱中逃逸。在此過程中對直流電流和射頻信號的精確控制至關重要，彼此之間必須相互隔離、互不干擾。實驗過程中所需直流電流最高達70a，同時射頻信號的帶寬需覆蓋500khz-25mhz。

2、為實現上述目的，現有電路通常用電容和電感并聯的結構制成隔離器，但電容和電感存在自激振蕩，當射頻信號頻率接近自激振蕩頻率(srf)時，隔離器的隔絕效果將大打折扣，自激振蕩限制了隔離器的有效帶寬，難以滿足實驗對射頻信號從低頻到高頻的高帶寬需求。此外，射頻信號需滿足阻抗匹配條件，才能保證射頻信號放大器的輸出功率最大化，同時保護預放大模塊的平穩運行，避免因信號反射導致的性能下降或設備損壞。因此電路中必須加入電阻，但電感和電阻會形成l-r振蕩，導致直流電源開關瞬間產生較大的尖峰電壓(spike)，對電路中的開關元件造成損傷，并干擾實驗進程。因此，現有技術在蒸發冷卻過程中無法滿足實驗對射頻信號從高頻到低頻以及實現電流控制的嚴格要求。

技術實現思路

1、本申請旨在提供滿足實驗對射頻信號從高頻到低頻以及實現電流控制的嚴格要求的電路。

2、為達到上述目的，本申請技術方案是：

3、一種高電流自激振蕩抑制的原子芯片直流射頻偏置電路，包括，

4、原子芯片，所述原子芯片包括u型阱與h型阱；

5、第一射頻支路，所述第一射頻支路的第一端子與所述u型阱的第一端子連接，所述第一射頻支路的第二端子與所述u型阱的第二端子連接；

6、第一直流支路，所述第一直流支路的第一端子與所述u型阱的第一端子連接，所述第一直流支路的第二端子與所述u型阱的第二端子及所述第一射頻支路的第二端子連接；

7、第二直流支路，所述第二直流支路的第一端子與所述h型阱的第一端子連接，所述第二直流支路的第二端子與所述h型阱的第二端子連接；

8、第二射頻支路，所述第二射頻支路的第一端子與所述h型阱的第三端子連接，所述第二射頻支路的第二端子與所述h型阱的第二端子及所述第二直流支路的第二端子連接。

9、可選地，所述第一射頻支路包括：

10、第一預放大模塊，所述第一預放大模塊的第一端子與所述第一射頻支路的第一端子連接；

11、第一射頻信號發生器，所述第一射頻信號發生器的第一端子與所述第一預放大模塊的第二端子連接；

12、第一電阻，所述第一電阻的第一端子與所述第一射頻信號發生器的第二端子連接，所述第一電阻的第二端子與所述第一射頻支路的第二端子連接；所述第一射頻信號發生器與所述第一電阻的串聯中點接地。

13、可選地，所述第二射頻支路包括：

14、第二預放大模塊，所述第二預放大模塊的第一端子與所述第二射頻支路的第一端子連接；

15、第二射頻信號發生器，所述第二射頻信號發生器的第一端子與所述第二預放大模塊的第二端子連接；

16、第二電阻，所述第二電阻的第一端子與所述第二射頻信號發生器的第二端子連接，所述第二電阻的第二端子與所述第二射頻支路的第二端子連接；所述第二射頻信號發生器與所述第二電阻的串聯中點接地。

17、可選地，所述第一直流支路包括：

18、第一電感，所述第一電感的第一端子與所述第一直流支路的第一端子連接；

19、第一直流電源，所述第一直流電源的第一端子與所述第一電感的第二端子連接，所述第一直流電源的第二端子與所述第一直流支路的第二端子連接。

20、可選地，所述第二直流支路包括：

21、第二電感，所述第二電感的第一端子與所述第二直流支路的第一端子連接；

22、第二直流電源，所述第二直流電源的第一端子與所述第二電感的第二端子連接，所述第二直流電源的第二端子與所述第二直流支路的第二端子連接。

23、可選地，所述u型阱與所述h型阱包括天線，連接所述u型阱的第三端子與第四端子的天線與連接所述h型阱的第四端子與第五端子的天線平行耦合，連接所述u型阱的所述第四端子與所述第二端子的天線與連接所述h型阱的所述第五端子與所述第一端子的天線平行耦合。

24、可選地，所述第一射頻支路中接地為虛地。

25、可選地，所述第二射頻支路中接地為虛地。

26、可選地，所述第一電感的電感值為μh級，寄生電容值為pf級。

27、可選地，所述第二電感的電感值為μh級，寄生電容值為pf級。

28、本申請采用50ω的第一電阻r1及第二電阻r2與第一預放大模塊a1及第二預放大模塊a2進行阻抗匹配，采用第一電感l1及第二電感l2對射頻信號進行隔離，有效避免了射頻信號對第一直流支路21及第二直流支路22的影響；采用電阻比較法，50ω電阻阻值遠大于原子芯片31的內阻，有效隔離了直流信號進入串聯第一電阻r1的第一射頻支路11及串聯了第二電阻r2的第二射頻支路12，避免了直流信號對第一射頻支路11及第二射頻支路12的影響，確保了電感和所述50ω電阻之間不會形成l-r振蕩，實現了頻射信號和直流信號相互隔離。同時采用電感值為μh級，寄生電容為pf級的電感，直流射頻偏置電路輸出功率設置在100khz-30mhz的頻率范圍內，實現了自激振蕩抑制，滿足了原子芯片實驗系統所需的從高頻至低頻的帶寬要求。

29、為讓申請的上述特征和優點能更明顯易懂，下文特舉實施例，并配合所附圖式作詳細說明如下。

技術特征：

1.一種高電流自激振蕩抑制的原子芯片直流射頻偏置電路，其特征在于，包括，

2.如權利要求1所述的高電流自激振蕩抑制的原子芯片直流射頻偏置電路，其特征在于，所述第一射頻支路包括：

3.如權利要求2所述的高電流自激振蕩抑制的原子芯片直流射頻偏置電路，其特征在于，所述第二射頻支路包括：

4.如權利要求3所述的高電流自激振蕩抑制的原子芯片直流射頻偏置電路，其特征在于，所述第一直流支路包括：

5.如權利要求4所述的高電流自激振蕩抑制的原子芯片直流射頻偏置電路，其特征在于，所述第二直流支路包括：

6.如權利要求1所述的高電流自激振蕩抑制的原子芯片直流射頻偏置電路，其特征在于，所述u型阱與所述h型阱包括天線，連接所述u型阱的第三端子與第四端子的天線與連接所述h型阱的第四端子與第五端子的天線平行耦合，連接所述u型阱的所述第四端子與所述第二端子的天線與連接所述h型阱的所述第五端子與所述第一端子的天線平行耦合。

7.如權利要求2所述的高電流自激振蕩抑制的原子芯片直流射頻偏置電路，其特征在于，所述第一射頻支路中接地為虛地。

8.如權利要求3所述的高電流自激振蕩抑制的原子芯片直流射頻偏置電路，其特征在于，所述第二射頻支路中接地為虛地。

9.如權利要求4所述的高電流自激振蕩抑制的原子芯片直流射頻偏置電路，其特征在于，所述第一電感的電感值為μh級，寄生電容值為pf級。

10.如權利要求5所述的高電流自激振蕩抑制的原子芯片直流射頻偏置電路，其特征在于，所述第二電感的電感值為μh級，寄生電容值為pf級。

技術總結
本申請公開了一種高電流自激振蕩抑制的原子芯片直流射頻偏置電路，屬于原子芯片實驗技術領域，包括，原子芯片，原子芯片包括U型阱與H型阱；第一射頻支路，其第一端子與U型阱的第一端子連接，第二端子與U型阱的第二端子連接；第一直流支路，其第一端子與U型阱的第一端子連接，第二端子與U型阱的第二端子及第一射頻支路的第二端子連接；第二直流支路，其第一端子與H型阱的第一端子連接，第二端子與H型阱的第二端子連接；第二射頻支路，其第一端子與H型阱的第三端子連接，第二端子與H型阱的第二端子及第二直流支路的第二端子連接。本申請實現了頻射信號和直流信號相互隔離，實現了自激振蕩抑制，滿足實驗所需的從高頻至低頻的帶寬要求。

技術研發人員：毛玉平,林志遠,芭俺圖,張默含
受保護的技術使用者：湖州師范學院
技術研發日：
技術公布日：2025/4/24