專利名稱：薄膜晶體管陣列面板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種薄膜晶體管陣列面板及其制造方法。
背景技術(shù)：
薄膜晶體管被用作開關(guān)元件，以獨立地驅(qū)動諸如液晶顯示器或有機發(fā)光裝置的平板顯示裝置中的每個像素。包括薄膜晶體管的薄膜晶體管陣列面板包括用于將掃描信號傳送至薄膜晶體管的掃描信號線(或柵線)和用于傳送數(shù)據(jù)信號的數(shù)據(jù)線、以及連接至薄膜晶體管的像素電極。薄膜晶體管由連接至柵線的柵電極、連接至數(shù)據(jù)線的源電極、連接至像素電極的漏電極、以及在源電極與漏電極之間在柵電極上設(shè)置的半導體層形成，并且數(shù)據(jù)信號根據(jù)來自柵線的柵信號從數(shù)據(jù)線傳送至像素電極。在這種情況下，薄膜晶體管的半導體層由多晶硅、非晶硅、或氧化物半導體形成。薄膜晶體管的柵絕緣層或鈍化層可以由氧化硅或氮化硅制成。然而，氧化硅的沉積速度低，對于干法蝕刻來說，蝕刻時間長，并且在刻蝕過程中會產(chǎn)生許多顆粒。而且，當沉積氮化硅時，氧化物半導體的氧化物通過氫的還原過程而還原，使得薄膜晶體管的電特性可能被劣化。在該背景技術(shù)部分中公開的以上信息僅是為了增強對本發(fā)明背景的理解，因此它可能包含并不構(gòu)成在本國對于本領(lǐng)域普通技術(shù)人員來說已經(jīng)已知的現(xiàn)有技術(shù)這樣的信息。

發(fā)明內(nèi)容
本發(fā)明的示例性實施方式提供了一種可以防止薄膜晶體管的電特性降低的薄膜晶體管陣列面板、以及其制造方法。本發(fā)明的另外特征將在下面的描述中闡述，并且部分地會從該描述中顯而易見， 或者可以通過本發(fā)明的實踐而獲知。本發(fā)明的示例性實施方式公開了一種薄膜晶體管陣列面板，包括絕緣基板；設(shè)置在絕緣基板上的柵線；與柵線交叉的數(shù)據(jù)線；連接至柵線和數(shù)據(jù)線的薄膜晶體管；在薄膜晶體管的柵電極與薄膜晶體管的半導體之間的柵絕緣層；連接至薄膜晶體管的像素電極；以及設(shè)置在像素電極與薄膜晶體管之間的鈍化層，其中，柵絕緣層和鈍化層中的至少一個包括氮化硅層，并且氮化硅層包括小于2 X IO22原子數(shù)/cm3或4原子％的氫。本發(fā)明的示例性實施方式公開了一種薄膜晶體管陣列面板的制造方法，包括在絕緣基板上形成柵線；形成與柵線交叉的數(shù)據(jù)線；形成與柵線和數(shù)據(jù)線連接的薄膜晶體管；在薄膜晶體管上形成鈍化層；以及形成定位在鈍化層上并連接至薄膜晶體管的像素電極，其中，鈍化層和設(shè)置在薄膜晶體管的柵電極與半導體之間的柵絕緣層中的至少一個包括氮化硅層，并且氮化硅層通過保持低于1500毫托的沉積室壓力和高于80的N2/SiH4流量比來形成。應(yīng)該理解，上述一般描述和下面的詳細描述兩者均是示例性的和說明性的，并且旨在提供如所要求的本發(fā)明的進一步解釋。從下面的詳細描述、附圖和權(quán)利要求書，其它特征和方面會顯而易見。


被包括以提供對本發(fā)明的進一步理解并且結(jié)合在本說明書中且構(gòu)成本說明書一部分的

了本發(fā)明的實施方式，并且與描述一起用來解釋本發(fā)明的原理。圖I是根據(jù)本發(fā)明示例性實施方式的薄膜晶體管的示圖。圖2是示出了根據(jù)示例性實施方式的制造圖I的薄膜晶體管的方法的截面圖。圖3是示出了根據(jù)本發(fā)明示例性實施方式的制造圖I的薄膜晶體管的方法的截面圖。圖4是比較包括在根據(jù)示例性實施方式和常規(guī)技術(shù)形成的氮化硅層中的氫含量的FT-IR分析曲線圖。圖5是根據(jù)常規(guī)技術(shù)形成的包括柵絕緣層和鈍化層的薄膜晶體管的Ids-V曲線圖。圖6是根據(jù)本發(fā)明示例性實施方式形成的包括柵絕緣層和鈍化層的薄膜晶體管的Ids-V曲線圖。圖7是根據(jù)本發(fā)明示例性實施方式形成的包括柵絕緣層和鈍化層的薄膜晶體管的Ids-V曲線圖。圖8是根據(jù)本發(fā)明示例性實施方式的薄膜晶體管陣列面板的布局圖。圖9是沿圖8的線IX-IX截取的截面圖。
具體實施例方式在下文中參照附圖更充分地描述了本發(fā)明，在附圖中示出了本發(fā)明的實施方式。 然而，本發(fā)明可以以許多不同的形式來體現(xiàn)，并且不應(yīng)被解釋為限于本文中闡述的實施方式。相反，提供這些實施方式，使得本公開內(nèi)容徹底，并且將本發(fā)明的范圍充分傳達給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚起見，層和區(qū)域的尺寸和相對尺寸可能會被放大。附圖中相同的參考數(shù)字表示相同的元件(要素)。應(yīng)當理解，當提及一個元件或?qū)訛樵诹硪粋€元件或?qū)印爸稀被颉斑B接至”另一個元件或?qū)訒r，其可以直接地位于另一個元件或?qū)又匣蛘咧苯舆B接至另一個元件或?qū)樱蛘呖梢源嬖诓迦朐驅(qū)印Ｏ喾矗斕峒耙粋€元件為“直接在(另一個元件或?qū)?之上”或者“直接連接至”另一個元件或?qū)訒r，則不存在插入元件或?qū)印DI是根據(jù)本發(fā)明示例性實施方式的薄膜晶體管的示圖。雖然圖I的薄膜晶體管顯示為底柵型薄膜晶體管，但本發(fā)明的示例性實施方式可以以其他構(gòu)造諸如頂柵型薄膜晶體管使用。如圖I中所示，在基板110上形成柵電極124，并且在柵電極124上形成柵絕緣層140。柵絕緣層140包括氮化硅層，并且氮化硅層中的氫含量可以低于2X IO22原子數(shù)/ cm3(每cm3的原子數(shù))或約4原子％ (原子百分比)。氮化硅層的折射率可以在I. 86至
2.O的范圍內(nèi)。在柵絕緣層140上形成氧化物半導體154。氧化物半導體154可以包括鋅(Zn)、 鎵(Ga)、錫(Sn)、或銦(In)中的至少一種的氧化物，例如氧化鋅(ZnO)、作為其復(fù)合氧化物的銦鎵鋅氧化物(氧化銦鎵鋅)(InGaZnO4)、銦鋅氧化物(氧化銦鋅)(Zn-In-O)、或鋅錫氧
化物(氧化鋅錫)(Zn-Sn-O)。應(yīng)當理解，對于本公開內(nèi)容的目的來說，“......中的至少一
個”將解釋為表示遵循各自語言的所列舉元素的任何組合，包括多個所列舉元素的組合。例如，“X、Y和Z中的至少一個”應(yīng)解釋為表示僅X，僅Y，僅Z，或兩個或更多個項X、Y和Z的任何組合(例如，XYZ、XZ、YZ)。在示例性實施方式中，與非晶硅相比，氧化物半導體154具有較大有效的電荷遷移率和極好的穩(wěn)定性特性。在示例性實施方式中，氧化物半導體154與源電極和漏電極具有良好的歐姆接觸特性，使得可以不需要形成額外的歐姆接觸。覆蓋氧化物半導體154且彼此面對的源電極173和漏電極175在柵絕緣層140上形成。在示例性實施方式中，源電極173和漏電極175可以由能夠與氧化物半導體形成歐姆接觸的材料、或者包括具有低電阻率的金屬的多層制成。在源電極173和漏電極175上形成鈍化層180。在示例性實施方式中，鈍化層180 可以由與柵絕緣層140相同的材料、或者具有低于4. O的低介電常數(shù)的有機材料形成。將參照圖2和圖3以及上面描述的圖I對薄膜晶體管的制造方法進行描述。圖2是示出了根據(jù)本發(fā)明示例性實施方式的制造圖I的薄膜晶體管的方法的截面圖。在圖2中，在基板110上形成金屬層，然后對該金屬層進行圖案化以形成柵電極 124。在柵電極124上形成柵絕緣層140。柵絕緣層140可以通過反應(yīng)性化學氣相沉積或物理氣相沉積如濺射來形成。例如，低溫化學氣相沉積或低溫物理氣相沉積可以用來形成柵絕緣層140。柵絕緣層140包括氮化硅層。控制氮化硅層的生產(chǎn)過程，以使可能在氮化硅層的沉積過程(沉積工藝)中產(chǎn)生的氫(H)基的數(shù)量最小化，使得氮化硅層包括少于2 X IO22原子數(shù)/cm3(每cm3的原子數(shù))或約4原子％ (原子百分比)的氫。在示例性實施方式中，氮化娃層中的Si-H拉伸面積(伸展面積，stretching area)與N-H拉伸面積的比率可以大于I。例如，當通過低溫化學氣相沉積形成氮化硅層時，功率可以設(shè)定為1000W，壓力可以設(shè)定為IOOOmT,并且溫度可以設(shè)定為280°C。另外，注入8000sccm的N2氣和IOOsccm的 SiH4以在柵絕緣層中獲得I. 5 X IO22原子數(shù)/cm3(每cm3的原子數(shù))的氫含量。可替換地，當注入80sccm的SiH4時，柵絕緣層中的氫含量可以為I. 4X IO22原子數(shù)/cm3 (每cm3的原子數(shù))。圖4是比較包括在根據(jù)示例性實施方式和常規(guī)技術(shù)形成的氮化硅層中的氫含量的FT-IR分析曲線圖。實線是描述根據(jù)本發(fā)明示例性實施方式的氮化硅層中測量的氫含量的線，而點劃線是描述根據(jù)常規(guī)技術(shù)的氮化硅層中測量的氫含量的線。
參考圖4,與常規(guī)技術(shù)的N-H彎曲吸收峰(bending absorption peak)相比,根據(jù)本發(fā)明示例性實施方式的曲線圖中的N-H彎曲的吸收峰降低。圖3是示出了根據(jù)本發(fā)明示例性實施方式的制造圖I的薄膜晶體管的方法的截面圖。如圖3所示，在柵絕緣層140上形成氧化物半導體154。在示例性實施方式中，氧化物半導體154可以通過涂覆并圖案化氧化物半導體材料來形成。然而，方式不需要限制于此，使得氧化物半導體材料可以通過作為一種方案(solution)的噴墨法形成。如果通過噴墨法形成氧化物半導體，則可以形成圍繞氧化物半導體的分區(qū)(partition)。金屬層形成在氧化物半導體154上并被圖案化以形成源電極173和漏電極175。如圖I所示，在源電極173和漏電極175上形成鈍化層180。在示例性實施方式中，鈍化層180可以由兩層氮化硅制成。該氮化硅層可以通過與柵絕緣層140的氮化硅層相同的方法形成，使得在氮化硅層中氫含量小于2 X IO22原子數(shù) /cm3(每cm3的原子數(shù))或4原子％ (原子百分比)。在示例性實施方式中，在氮化硅層中 Si-H拉伸面積與N-H拉伸面積的比率可以大于I。當通過根據(jù)本發(fā)明示例性實施方式的方法形成包括氮化硅層的柵絕緣層140或鈍化層180時，可以獲得與常規(guī)薄膜晶體管相比具有改善的電特性的薄膜晶體管陣列面板。圖5是根據(jù)常規(guī)技術(shù)形成的包括柵絕緣層和鈍化層的薄膜晶體管的Ids-V曲線圖。柵絕緣層和鈍化層可以由雙層形成，具有高密度的薄膜形成在與通道接觸的部分，而具有低密度和短沉積時間的薄膜形成在不與通道接觸的部分，以減少漏電流。圖5的柵絕緣層包括第一柵絕緣層和第二柵絕緣層，所述第一柵絕緣層在370°C 的溫度下由具有4000A厚度的低密度氮化硅層制成，所述第二柵絕緣層在370°C的溫度下由具有500A厚度的高密度氮化硅層制成。鈍化層在245°C的溫度下由具有2000A厚度的氮化娃層制成。圖6是根據(jù)本發(fā)明示例性實施方式形成的包括柵絕緣層和鈍化層的薄膜晶體管的Ids-V曲線圖。圖6的柵絕緣層通過使用3000sccm至8000sccm的N2氣和大于IOOsccm至小于 140sccm的SiH4形成，使得N2與SiH4的比率小于80。圖6的柵絕緣層包括第一柵絕緣層和第二柵絕緣層，所述第一柵絕緣層在370°C 的溫度下由具有4000A厚度的低密度氮化硅層制成，所述第二柵絕緣層在370°C的溫度下由具有500A厚度的高密度氮化硅層制成。鈍化層包括第一鈍化層和第二鈍化層，所述第一鈍化層在150°C的溫度下由具有2000A厚度的高密度氮化硅層制成，所述第二鈍化層在 245 V的溫度下由具有1000A厚度的低密度氮化硅層制成。圖7是根據(jù)本發(fā)明示例性實施方式形成的包括柵絕緣層和鈍化層的薄膜晶體管的Ids-V曲線圖。圖7的柵絕緣層包括第一柵絕緣層和第二柵絕緣層，所述第一柵絕緣層在370°C 的溫度下由具有4,OOOA厚度的低密度氮化硅層制成，所述第二柵絕緣層在370°C的溫度下由具有500A厚度的高密度氮化硅層制成。鈍化層包括第一鈍化層和第二鈍化層，所述第一鈍化層在245°C的溫度下由具有2,000A厚度的高密度氮化硅層制成，所述第二鈍化層在245 V的溫度下由具有1,000A厚度的低密度氮化硅層制成。根據(jù)本發(fā)明的示例性實施方式，圖6的第二柵絕緣層和圖7的第一鈍化層通過注 Λ 8000sccm的隊氣和80sccm至IOOsccm的SiH4來形成，因此N2與SiH4的比率可以大于80，導致圖6的第二柵絕緣層和圖7的第一鈍化層中的氫含量為約I. 5 X IO22原子數(shù)/ cm3 (每cm3的原子數(shù))。再次參照圖5，根據(jù)常規(guī)技術(shù)的薄膜晶體管并不具有半導體的特性，而是具有導體的特性。相反，圖6和圖7的Ids-V曲線圖描述了期待的半導體Ids-V曲線圖的特性。此外， 圖6的Ids-V曲線I 9與圖7的Ids-V曲線I 9的偏差不顯著。將對包括上面描述的薄膜晶體管的薄膜晶體管陣列面板進行描述。圖8是根據(jù)本發(fā)明示例性實施方式的薄膜晶體管陣列面板的布局圖。圖9是沿圖 8的線IX-IX截取的截面圖。如圖8和圖9所示，傳送柵信號的多條柵線121形成在由諸如透明玻璃或塑料的材料制成的絕緣基板110上。柵線121在橫向方向上延伸，并且包括柵電極124。在柵線121上形成柵絕緣層140。柵絕緣層140可以是由氮化硅制成的單層；然而，柵絕緣層140可以由具有不同密度的兩層薄膜形成。可以認為兩層能減少漏電流和層的沉積時間。在示例性實施方式中，可以形成具有快沉積速度和低密度的第一氮化硅層，并且可以形成具有慢沉積速度和高密度的第二氮化硅層。使用這兩個層能降低漏電流，這是因為在具有低密度的第一氮化硅層上形成具有高密度的第二氮化硅層。可以以在2000A至 5000A范圍內(nèi)的厚度形成柵絕緣層140。在示例性實施方式中，氮化硅層的氫含量可以為I. 4X IO22原子數(shù)/cm3(每cm3的原子數(shù))。如果使用多層來形成柵絕緣層140，則定位于上面部分的層的氫含量可以低于定位于下面部分的層的氫含量。在柵絕緣層140上形成覆蓋柵電極124的氧化物半導體154。氧化物半導體154可以包括鋅(Zn)、鎵(Ga)、錫(Sn)、或銦(In)中的至少一種的氧化物，例如，氧化鋅(ZnO)、作為其復(fù)合氧化物的銦鎵鋅氧化物(InGaZnO4)、銦鋅氧化物 (Zn-In-O)、或鋒錫氧化物(Zn-Sn-O)。在氧化物半導體154和柵絕緣層140上形成多條數(shù)據(jù)線171和多個漏電極175。數(shù)據(jù)線171在縱向方向上延伸，并且與柵線121交叉。數(shù)據(jù)線171傳送數(shù)據(jù)電壓 (電壓數(shù)據(jù))。數(shù)據(jù)線171包括覆蓋氧化物半導體154的源電極173。當相對于柵電極124觀看時，漏電極175覆蓋氧化物半導體154并面向源電極 173。柵電極124、源電極173和漏電極175與氧化物半導體154和在源電極173與漏電極175之間在氧化物半導體154上形成的通道一起形成薄膜晶體管(TFT)。保護通道的鈍化層180在數(shù)據(jù)線171和漏電極175上形成。在示例性實施方式中， 鈍化層180可以包括氮化硅層。在示例性實施方式中，鈍化層180可以形成為具有與柵絕緣層140相等的面積，并且可以由單層或多層制成。鈍化層180包括暴露漏電極175的接觸孔185。通過接觸孔185連接至漏電極175的像素電極191形成在鈍化層180上。像素電極191可以由透明導電材料制成。在本發(fā)明中，柵絕緣層的氫含量是這樣的，使得通過使用由氮化硅制成的柵絕緣層而不使用由氧化硅制成的柵絕緣層，可以改善薄膜晶體管的電特性。此外，通過不使用氧化硅來形成柵絕緣層或鈍化層，在本發(fā)明中不存在可能在蝕刻過程中產(chǎn)生或還原的顆粒。從而可以產(chǎn)生高質(zhì)量的薄膜晶體管陣列面板。對于本領(lǐng)域技術(shù)人員來說，顯而易見的是，在不背離本發(fā)明的精神或范圍的情況下，可以在本發(fā)明中進行各種更改和變化。因此，本發(fā)明旨在涵蓋本發(fā)明的更改和變化，只要它們在所附權(quán)利要求和它們的等價物范圍內(nèi)。
權(quán)利要求
1.一種薄膜晶體管陣列面板，包括基板；定位在所述基板上的柵線；與所述柵線交叉的數(shù)據(jù)線；連接至所述柵線和所述數(shù)據(jù)線的薄膜晶體管，所述薄膜晶體管包括半導體；設(shè)置在所述薄膜晶體管的柵電極與所述薄膜晶體管的所述半導體之間的柵絕緣層；連接至所述薄膜晶體管的像素電極；以及設(shè)置在所述像素電極與所述薄膜晶體管之間的鈍化層，其中，所述柵絕緣層和所述鈍化層中的至少一個包括氮化硅層，并且所述氮化硅層包括小于2X IO22原子數(shù)/cm3或4原子％的氫。
2.根據(jù)權(quán)利要求I所述的薄膜晶體管陣列面板，其中，所述氮化硅層包括具有第一密度的第一氮化硅層和具有第二密度的第二氮化硅層，并且其中，所述第一密度和所述第二密度不同。
3.根據(jù)權(quán)利要求2所述的薄膜晶體管陣列面板，其中，所述氮化硅層的折射率在I. 86至2. O的范圍內(nèi)。
4.根據(jù)權(quán)利要求2所述的薄膜晶體管陣列面板，其中，所述第一氮化硅層設(shè)置為比所述第二氮化硅層更接近于所述半導體。
5.根據(jù)權(quán)利要求4所述的薄膜晶體管陣列面板，其中，所述第一氮化硅層的所述第一密度高于所述第二氮化硅層的所述第二密度。
6.根據(jù)權(quán)利要求I所述的薄膜晶體管陣列面板，其中，所述氧化物半導體由鋅(Zn)、鎵(Ga)、錫(Sn)、或銦(In)、或它們的組合中的至少一種的氧化物制成。
7.根據(jù)權(quán)利要求I所述的薄膜晶體管陣列面板，其中，所述氧化物半導體由氧化鋅(ZnO)、銦鎵鋅氧化物(InGaZnO4)、銦鋅氧化物(Zn-In-O)、 或鋅錫氧化物(Zn-Sn-O)中的至少一種制成。
8.根據(jù)權(quán)利要求4所述的薄膜晶體管陣列面板，其中，所述第一氮化硅層的所述第一密度低于所述第二氮化硅層的所述第二密度。
9.根據(jù)權(quán)利要求I所述的薄膜晶體管陣列面板，其中，所述氮化硅層中的氫含量為約I. 5X IO22原子數(shù)/cm3。
10.根據(jù)權(quán)利要求I所述的薄膜晶體管陣列面板，其中，所述氮化硅層中的氫含量為約I. 4X IO22原子數(shù)/cm3。
11.一種用于制造薄膜晶體管陣列面板的方法，包括在基板上形成柵線；形成與所述柵線交叉的數(shù)據(jù)線；形成連接至所述柵線和所述數(shù)據(jù)線的薄膜晶體管；在所述薄膜晶體管上形成鈍化層；以及形成設(shè)置在所述鈍化層上并連接至所述薄膜晶體管的像素電極，其中，所述鈍化層和設(shè)置在所述薄膜晶體管的柵電極與半導體之間的柵絕緣層中的至少一個包括氮化硅層，并且所述氮化硅層通過保持低于1500毫托的沉積室壓力和高于80的N2/SiH4流量比來形成。
12.根據(jù)權(quán)利要求11所述的方法，其中，所述氮化硅層包括小于2X IO22原子數(shù)/cm3的氫。
13.根據(jù)權(quán)利要求11所述的方法，其中，所述氮化硅層包括小于4原子％(原子百分比)的氫。
14.根據(jù)權(quán)利要求11所述的方法，其中，所述氮化硅層的折射率在I. 86至2. O的范圍內(nèi)。
15.根據(jù)權(quán)利要求12所述的方法，其中，所述柵絕緣層和所述鈍化層中的至少一個包括具有第一密度的第一氮化硅層和具有第二密度的第二氮化硅層，其中，所述第一密度和所述第二密度不同。
16.根據(jù)權(quán)利要求15所述的方法，其中，所述第一氮化硅層的所述第一密度高于所述第二氮化硅層的所述第二密度。
17.根據(jù)權(quán)利要求15所述的方法，其中，所述第一氮化硅層的所述第一密度低于所述第二氮化硅層的所述第二密度。
18.根據(jù)權(quán)利要求15所述的方法，其中，所述半導體包括氧化物半導體。
19.根據(jù)權(quán)利要求18所述的方法，其中，所述氧化物半導體由鋅(Zn)、鎵(Ga)、錫(Sn)、銦(In)、或它們的組合中的至少一種的氧化物制成。
20.根據(jù)權(quán)利要求18所述的方法，其中，所述氧化物半導體由氧化鋅(ZnO)、銦鎵鋅氧化物(InGaZnO4)、銦鋅氧化物(Zn-In-O)、 或鋅錫氧化物(Zn-Sn-O)中的至少一種制成。
21.根據(jù)權(quán)利要求12所述的方法，其中，所述氮化硅層中的氫含量為約I. 5X IO22原子數(shù)/cm3。
22.根據(jù)權(quán)利要求12所述的方法，其中，所述氮化硅層中的氫含量為約I. 4X IO22原子數(shù)/cm3。
23.一種薄膜晶體管，包括基板；布置在所述基板上的控制電極；輸入電極和輸出電極；設(shè)置在所述控制電極與所述輸入電極和輸出電極之間的半導體；以及設(shè)置在所述控制電極與所述半導體之間的絕緣層，其中，所述絕緣層包括含有小于2X 1022原子數(shù)/cm3的氫的氮化硅層。
24.根據(jù)權(quán)利要求23所述的薄膜晶體管，其中，所述氮化硅層包括具有第一密度的第一氮化硅層和具有第二密度的第二氮化硅層，并且其中，所述第一密度和第二密度不同。
全文摘要
本發(fā)明提供了一種薄膜晶體管陣列面板，包括基板；定位在基板上的柵線；與柵線交叉的數(shù)據(jù)線；連接至柵線和數(shù)據(jù)線的薄膜晶體管；在薄膜晶體管的柵電極與薄膜晶體管的半導體之間的柵絕緣層；連接至薄膜晶體管的像素電極；以及定位在像素電極與薄膜晶體管之間的鈍化層，其中，柵絕緣層和鈍化層中的至少一個包括氮化硅層，并且氮化硅層包括小于2×1022原子數(shù)/cm3或4原子％的氫含量。
文檔編號H01L29/786GK102610618SQ20121000956
公開日2012年7月25日 申請日期2012年1月13日 優(yōu)先權(quán)日2011年1月19日
發(fā)明者俞炯碩, 李制勛, 李政奎, 鄭敞午, 金周漢, 金圣訓 申請人:三星電子株式會社