專利名稱：半導體芯片和用于制造半導體芯片的方法
技術領域：
本發明涉及一種半導體芯片和一種用于制造半導體芯片的方法。
背景技術：
為了制造電子器件，半導體芯片可以被安裝在引線框(Ieadframe)上并且其接觸焊盤可以與引線框的相應部分電連接。半導體芯片通常地通過使用例如像例如可以基于氰酸酯配方(cyanate-ester formulation)的環氧樹脂的粘合材料附到相對大的管芯焊盤 (die pad)。在這些管芯附著材料的情況下主要問題之一是所謂的“外溢(bleed)”、“溢出 (bleed out)”、“樹脂外溢(resin bleed)”或“閃蒸(flash off)”。這些術語描述在固化期間由于樹脂車與聚合物粘合劑的分離引起并且在氰酸酯配方的情況下單體閃蒸引起的樹脂在所附襯底上的過度擴散。


附圖被包括用于提供對實施例的進一步理解并且結合在說明書中并且構成該說明書的部分。圖示出實施例并且與說明書一起用于解釋實施例的原理。在其他實施例和實施例的許多預期優點通過參照以下詳述的描述變得更好地理解時，所述其他實施例和實施例的許多預期優點將容易地被領會。圖的元件不一定相對于彼此按比例制圖(scale)。同樣的參考數字表示相應的相似部分。圖1A、B示出根據實施例的半導體芯片的示意性剖面側視圖表示(圖Al)和頂視圖表示(圖1B)。圖2A、B示出根據實施例的半導體芯片的示意性剖面側視圖表示(圖2A)和頂視圖表示(圖2B)。圖3A、B示出根據實施例的電子器件的示意性剖面側視圖表示(圖3A)和頂視圖表示(圖3B)。圖4示出根據實施例用于制造半導體芯片的方法的流程圖。圖5A-E示出示意性頂視圖(圖A)和剖面側視圖表示(圖5B-5E)來闡明根據實施例用于制造半導體芯片的方法。圖6示出根據實施例用于制造電子器件的方法的流程圖。
具體實施例方式現在參照圖描述方面和實施例，其中同樣的參考數字通常被利用來始終指同樣的元件。在下面的描述中，為了解釋，多個特定的細節被提出用以提供實施例的一個或多個方面的徹底理解。然而對于本領域技術人員可能顯然的是，實施例的一個或多個方面可以以特定細節的較小程度來實踐。在其他場合，已知的結構和元件以示意性形式示出用以便于描述實施例的一個或多個方面。應理解的是，可以利用其他實施例并且可以在不偏離本發明的范圍的情況下進行結構上或邏輯上的改變。另外應該注意的是，圖不按比例制圖或者不一定按比例制圖。另外，雖然實施例的特定特征或方面可以關于幾個實施方式中的僅一個被公開， 但是這樣的特征或方面可以與如可以被期望的或對于任何給定的或特定的應用有利的其他實施方式的一個或多個其他特征或方面相組合。此外，就術語“包含”、“具有”、“帶有”或其其他變型在詳述的說明書或權利要求中被使用來說，這樣的術語意圖以類似于術語“包括”的方式被包含。術語“被耦合”和“被連接”連同衍生可以被使用。應該理解的是，這些術語可以被用于指示兩個元件彼此合作或交互作用，無論他們是處于直接的物理或電接觸，還是他們不處于與彼此的直接接觸。同樣，術語“示范性的”僅僅意指例子，而不是最好的或最佳的。下面的詳述的描述因此不應在限制的意義上來理解，并且本發明的范圍由所附的權利要求限定。用于制造半導體芯片的方法和半導體芯片的實施例可以使用不同類型的半導體芯片或合并在半導體芯片中的電路，其中有邏輯集成電路、模擬集成電路、混合信號集成電路、傳感器電路、MEMS (微機電系統(Micro-Electro-Mechanical-System))、功率集成電路、 具有集成無源裝置(integrated passives)的芯片等。實施例也可以使用包括MOS晶體管結構或像例如IGBT (絕緣柵雙極型晶體管)結構的垂直晶體管結構或一般地如下晶體管結構的半導體芯片在所述晶體管結構中至少一個電接觸焊盤布置在半導體芯片的第一主面上和至少一個其他電接觸焊盤布置在與半導體芯片的第一主面相對的半導體芯片的第二主面上。在幾個實施例中，層或層堆疊被施加給彼此或材料被施加或被沉積到層上。應該領會的是，任何這樣的術語“被施加”或“被沉積”意指照字面意思涵蓋將層施加到彼此上的所有種類和技術。尤其，這些術語意指涵蓋其中層作為整體立即被施加的技術，像例如層壓技術，以及其中層以順序方式被沉積的技術，像例如濺射、電鍍(PI at ing )、模制、CVD等。半導體芯片可以包括在其外部表面的一個或多個上的接觸元件或接觸焊盤，其中接觸元件用于電接觸半導體芯片。接觸元件可以具有任何期望的形式或形狀。所述接觸元件例如可以具有連接盤(land)的形式、也即半導體封裝的外部表面上的平坦接觸層。接觸元件或接觸焊盤可以由任何導電材料、例如由像例如鋁、金或銅的金屬或金屬合金，或者導電有機材料，或者導電半導體材料制成。在本申請中，用于制造半導體芯片或電子器件的方法的不同實施例尤其以流程圖的方式被描述為處理或測量的特定序列。應該注意的是，實施例不應被限制于所述的特定序列。不同處理或測量中的特定一個或全部也可以同時地或以任何其他有用的和適當的順序進行。圖IA和IB (總起來說圖I)示出根據實施例的半導體芯片的示意性剖面側視圖表示(圖1A)和頂視圖表示(圖1B)。半導體芯片10，尤其是基于硅的半導體芯片10，包括第一主面IOA和與第一主面IOA相對的第二主面IOB和連接第一和第二主面IOA和IOB的側面 IOCo側面IOC部分地用防EBO (anti epoxy bleed out (防環氧溢出))復合物11覆蓋。半導體芯片10被假設通過使用像例如環氧樹脂的粘附劑用其第一主面IOA附到載體上。側面IOC上的防EBO復合物11防止粘合劑在半導體芯片10的側面IOC上蔓延。 因此，防EBO復合物11被施加，使得側面IOC被覆蓋至少至與第一主面IOA相鄰的邊緣。在朝向第二主面IOB的方向上，側面IOC可以用防EBO復合物11覆蓋直到如在圖IA中所示的一定的高度水平。在圖IB的表示中，防EBO復合物11以相等的厚度在所有側面IOC上被涂布并且該防EBO復合物11可以以該相同的厚度在第二主面IOB上被涂布。然而，也可能的是，防EBO復合物11以不均勻的厚度在側面IOC上被涂布并且如果第二主面IOB也被覆蓋，則在側面IOC和第二主面IOB上被涂布。根據圖I的半導體芯片的實施例，側面IOC完全被涂布有防EBO復合物11。根據圖I的半導體芯片的實施例，半導體芯片10的第二主面IOB也至少部分地被涂布有防EBO復合物11。在特定的實施例中，第二主面IOB完全被涂布有防EBO復合物11。術語防EBO或可替代地防RBO (anti resin bleed out (防樹脂溢出))在本領域中是眾所周知的。例如，在本領域中已知提供具有防EBO涂層的引線框來防止在芯片附著過程期間在引線框的芯片焊盤上的環氧樹脂溢出。根據圖I的實施例，芯片側面IOC被涂布有防ΕΒ0，使得可以有效地避免或至少最小化在芯片側面IOC上的任何環氧溢出和蔓延。 商業上可用的防EBO復合物的例子在商品名T13 (由安美特(Atotech)生產和銷售)和BA-9 (由日本礦業金屬(Nippon Mining & Metals)有限公司生產和銷售)下是已知的。術語防 EBO復合物也包括基本上擁有與前述物質相同的功能和性質的其他物質。根據圖I的半導體芯片的實施例，防EBO復合物11能夠減小芯片側面IOC的表面倉tfi。根據圖I的半導體芯片的實施例，防EBO復合物11包括疏水性質。根據圖I的半導體芯片的實施例，側面IOC被涂布有防EBO復合物的層。尤其，該層包括處于O. 5nm_200nm、更特別地O. 5nm_100nm、更特別地O. 5nm_50nm、更特別地
O.5nm-20nm、更特別地O. 5nm-10nm、更特別地O. 5nm-5nm的范圍中的厚度。處于O. 5nm數量
級的厚度實際上意指一個原子層厚度。根據圖I的半導體芯片的實施例，防EBO復合物11在溶劑內溶解并且防EBO復合物在溶劑內的濃度處于O. 5%-5%、更特別地2%-5%的范圍內。圖2A和2B (總起來說圖2)示出根據實施例的半導體芯片的剖面側視圖表示(圖 2A)和頂視圖表不(圖2B)。圖2的半導體芯片20包括第一主面20A和與第一主面20A相對的第二主面20B和連接第一和第二主面20A和20B的側面20C。側面20C至少部分地用表面能量減少復合物21覆蓋。復合物21這樣被選擇，使得當被沉積時該復合物包括少于未被覆蓋的側面20C的表面能量的表面能量。如在圖2A中所示，復合物21被涂布向下至與第一主面20A相鄰的邊緣，使得如果芯片20用其第一主面20A被附到載體上，粘合劑的溢出有效地被最小化。根據圖2的半導體芯片的實施例，表面能量復合物21包括疏水性質。復合物21的一個例子是上述眾所周知的防EBO復合物之一。然而，也可能使用無機材料作為復合物21。例如，已知的是,類金剛石碳(DLC (diamond like carbon))層可以被沉積并且被制備用于擁有特定的期望的表面能量，例如通過摻雜氟或硅。DLC層例如可以通過化學氣相沉積(CVD )來沉積。根據圖2的半導體芯片的實施例，側面20c完全用表面能量減少復合物21覆蓋。根據圖2的半導體芯片的實施例，第二主面20B部分地或完全地用復合物覆蓋。根據圖2的半導體芯片的實施例，側面20c用表面能量減少復合物21的層覆蓋。 尤其，該層包括處于O. 5nm_200nm、更特別地O. 5nm_100nm、更特別地O. 5nm_50nm、更特別地0.5nm-20nm、更特別地0. 5nm-10nm、更特別地0. 5nm_5nm范圍中的厚度。處于0. 5nm數量級
的厚度實際上意指一個原子層厚度。根據圖2的半導體芯片的實施例，表面能量減少復合物21在溶劑中溶解并且復合物在溶劑中的濃度處于0. 5%-5%、更特別地2%-5%的范圍內。圖3A和3B(總起來說圖3)示出根據實施例的電子器件的剖面側視圖表示(圖3A) 和頂視圖表示(圖3B)。圖3的電子器件100包括載體120和半導體芯片110。半導體芯片 110包括第一主面110A、第二主面IlOB和連接第一和第二主面IlOA和IlOB的側面110C。 半導體芯片110利用其第一主面IlOA通過粘合劑層130被附到載體120。半導體芯片110 的側面IlOC至少部分地和載體120至少部分地用復合物140覆蓋，所述復合物140由防 EBO復合物或表面能量減少復合物組成。粘合劑層130例如可以由環氧樹脂組成。載體例如可以由引線框組成。在圖3中，同一個附圖標記140已被用于指覆蓋在半導體芯片110和載體120上的防EBO復合物或表面能量減少復合物。然而，這不必然意味著對于半導體芯片110和載體120使用這些復合物中的同一種。另外，不同的復合物可以被用于覆蓋半導體芯片面和載體表面。如果被認為沒有必要，也可能不用任何防EBO復合物覆蓋載體表面。如果認為適當，則載體可以代替地包括防變色涂層。
110的側面IlOC完全用復合物140覆
110的第二主面IlOB也部分地或完全
地用復合物140覆蓋。根據圖3的電子器件的實施例，在半導體芯片110的側面IlOC上提供的防EBO復合物140能夠減少芯片面的表面能量。根據圖3的電子器件的實施例，在引線框表面上提供的防EBO復合物140能夠減少引線框表面的表面能量。根據圖3的電子器件的實施例，側面用防EBO復合物的層覆蓋。尤其，該層包括處于 0. 5nm-200nm、更特別地 0. 5nm-100nm、更特別地 0. 5nm-50nm、更特別地 0. 5nm-20nm、更特別地0. 5nm_10nm、更特別地0. 5nm_5nm范圍中的厚度。根據圖3的電子器件的實施例，復合物140在溶劑中溶解并且防EBO復合物在溶劑內的濃度處于0. 5%-5%、更特別地2%-5%的范圍內。尤其，對于要被用于芯片110和載體 120的復合物可以使用不同的濃度，即使復合物本身(as such)是相同的。可能是以下情況一些剩余物溢出將會發生。通過選擇不同的濃度，該剩余物溢出可以適當地被平衡，使得不會發生在芯片和載體上蔓延的不均衡。參照圖4，流程圖闡明根據實施例的用于制造半導體芯片的方法。該方法包括提供半導體芯片(Si)，該半導體芯片包括第一主面、與第一主面相對的第二主面和連接第一和第二主面的側面；和至少部分地用防EBO復合物或表面能量減少復合物覆蓋側面(s2)。根據圖4的方法的實施例，半導體芯片的側面完全地用防EBO復合物或表面能量減少復合物覆蓋。根據圖4的方法的實施例，半導體芯片的第二主面也部分地或完全地用防EBO復合物或表面能量減少復合物覆蓋。這些復合物的例子已經在以前的實施例中給出。根據圖3的電子器件的實施例，半導體芯片
至 Jhl o根據圖3的電子器件的實施例，半導體芯片
參照圖5A-5E，示意性頂視圖(圖A)和剖面側視圖表示(圖5B-5E)闡明根據實施例用于制造半導體芯片的方法。在半導體晶片上制造了多個半導體芯片或管芯之后，芯片被分離(Singulate)并且被附到可擴展的帶上。該帶被固定在晶片框架內。圖5A示出由容納帶52的晶片框架51和多個附到帶52上的半導體芯片53組成的組件50的頂視圖。圖5B在上半部分示出組件50的剖面側視圖表示和在下半部分示出以液體形式包含防EBO復合物或表面能量減少復合物的槽60的示意性表示。箭頭指示組件50被浸入到槽60中，使得復合物將粘附在半導體芯片53的暴露的表面處。另外，也可能將超聲波饋送到液態防EBO中以便改善防EBO到芯片53之間的中間空間的滲透。圖5C在上半部分示出組件50的剖面表示并且在下半部分示出水槽70的示意性表示，其中箭頭指示通過將組件50浸入到水槽70中來執行凈化步驟。圖示意性示出干燥步驟，其中組件50被暴露于熱，以便被干燥。最后，圖5E示出組件50，其中芯片53在其側面和其第二主面上用防EBO復合物或表面能量減少復合物的層覆蓋。芯片的第一主面被附到帶上并且不需要用防EBO復合物或表面能量減少復合物覆蓋，因為芯片將利用其相應的第一主表面被附到引線框上。圖6示出根據實施例的用于制造電子器件的方法的流程圖。該方法包括提供諸如引線框的載體(Si)。也提供包括第一主面和與第一主面相對的第二主面和連接第一和第二主面的側面的半導體芯片(s2)。至少部分地用防EBO復合物或表面能量減少復合物覆蓋側面(s3)和將半導體芯片利用其第一主面附到載體上(s4)。根據圖6的方法的實施例，側面完全地用防EBO復合物或表面能量減少復合物覆
至 JHL ο根據圖6的方法的實施例，半導體芯片的第二主面也用防EBO復合物或表面能量減少復合物覆蓋。根據圖6的方法的實施例，載體也至少部分地用防EBO復合物或表面能量減少復合物覆蓋。例如，僅載體的上表面可以用復合物覆蓋。也可能的是，載體完全地用復合物覆蓋。對于載體可以使用與對于芯片所使用的相同的或不同的復合物。根據圖6的方法的實施例，半導體芯片通過環氧樹脂被附到引線框上。根據圖6的方法的實施例，在半導體芯片的側面上所涂布的防EBO復合物能夠減少芯片面的表面能量，并且在防EBO復合物也被涂布在載體上的情況下，于是該復合物能夠減少載體表面的表面能量。根據圖6的方法的實施例，該方法還包括提供多個半導體芯片，將半導體芯片附到承載物(support)上，并且將承載物浸入由防EBO復合物或表面能量減少復合物組成的液體中。承載物可以由可擴展的帶組成，所述帶可以被固定在晶片框架內。根據該方法的另一實施例，該方法還包括在浸潰之后在水中凈化承載物并且必要時在凈化之后干燥承載物。
權利要求
1.一種半導體芯片,包括第一主面；與所述第一主面相對的第二主面；連接所述第一和第二主面的側面；和至少部分地覆蓋所述側面的防EBO復合物。
2.根據權利要求I所述的半導體芯片，其中所述第二主面至少部分地用防EBO復合物覆蓋。
3.根據權利要求I所述的半導體芯片，其中所述防EBO復合物能夠減少所述側面的表面能量。
4.根據權利要求I所述的半導體芯片，其中所述防EBO復合物包括疏水性質。
5.—種半導體芯片,包括第一主面；與所述第一主面相對的第二主面；連接所述第一和第二主面的側面；至少部分地覆蓋所述側面的表面能量減少復合物。
6.根據權利要求5所述的半導體芯片，其中所述第二主面至少部分地用所述復合物覆至 JHL ο
7.根據權利要求5所述的半導體芯片，其中所述表面能量減少復合物包括疏水性質。
8.一種電子器件，包括載體；和包括第一主面、與所述第一主面相對的第二主面和連接所述第一和第二主面的側面的半導體芯片；其中所述半導體芯片用其第一主面被附到載體上；和其中所述半導體芯片的所述側面至少部分地用復合物覆蓋，所述復合物包括防EBO復合物和/或表面能量減少復合物。
9.根據權利要求8所述的電子器件，其中所述載體的上表面也至少部分地用所述復合物覆蓋。
10.根據權利要求8所述的電子器件，其中所述第二主面至少部分地用所述復合物覆至 JHL ο
11.根據權利要求8所述的電子器件，其中所述復合物包括能夠減少側面的表面能量的防EBO復合物。
12.根據權利要求8所述的電子器件，其中所述復合物包括疏水性質。
13.一種用于制造半導體器件的方法，該方法包括提供半導體芯片，所述半導體芯片包括第一主面、與所述第一主面相對的第二主面和連接所述第一和第二主面的側面；和至少部分地用復合物覆蓋所述側面，所述復合物包括防EBO復合物和/或表面能量減少復合物。
14.根據權利要求13所述的方法，還包括至少部分地用所述復合物覆蓋所述第二主面。
15.根據權利要求13所述的方法，其中所述復合物包括能夠減少側面的表面能量的防 EBO復合物。
16.根據權利要求13所述的方法，其中所述復合物包括疏水性質。
17.根據權利要求13所述的方法，其中提供半導體芯片包括提供多個半導體芯片，其中該方法還包括將所述半導體芯片附到承載物上；和其中至少部分地覆蓋所述側面包括將具有半導體芯片的承載物浸入由所述復合物組成的液體中。
18.根據權利要求17所述的方法，還包括在浸潰之后在水中凈化所述承載物。
19.根據權利要求18所述的方法，還包括在凈化之后干燥所述承載物。
20.一種用于制造電子器件的方法，該方法包括提供載體；提供包括第一主面、與所述第一主面相對的第二主面和連接所述第一和第二主面的側面的半導體芯片；至少部分地用復合物覆蓋所述側面，所述復合物包括防EBO復合物和/或表面能量減少復合物；和將所述半導體芯片的所述第一面附到所述載體上。
21.根據權利要求20所述的方法，還包括至少用所述復合物覆蓋所述半導體芯片的所述第二主面。
22.根據權利要求20所述的方法，還包括至少部分地用防EBO復合物或表面能量減少復合物覆蓋所述載體。
23.根據權利要求20所述的方法，其中所述復合物包括能夠減少側面的表面能量的防 EBO復合物。
24.根據權利要求20所述的方法，其中所述復合物包括疏水性質。
25.根據權利要求20所述的方法，其中提供半導體芯片包括提供多個半導體芯片；其中所述方法還包括將所述半導體芯片附到承載物上；和其中至少部分地覆蓋所述側面包括將所述承載物浸入到由所述復合物組成的液體中。
26.根據權利要求25所述的方法，還包括在浸潰之后在水中凈化所述承載物。
27.根據權利要求26所述的方法，還包括在凈化之后干燥所述承載物。
全文摘要
本發明涉及半導體芯片和用于制造半導體芯片的方法。半導體芯片包括第一主面和與所述第一主面相對的第二主面。側面連接第一和第二主面。所述側面至少部分地用防EBO復合物和/或表面能量減少復合物覆蓋。
文檔編號H01L23/00GK102593070SQ201210009559
公開日2012年7月18日 申請日期2012年1月13日 優先權日2011年1月13日
發明者M.沃佩爾 申請人:英飛凌科技股份有限公司