專利名稱：半導體器件的制作方法
技術領域：
本發明涉及具有MOS晶體管以及電阻的半導體器件。
背景技術：
在電壓檢測器等模擬IC中，為了獲得針對輸出電壓所希望的特性，一般采取如下措施事先配置好例如用多晶娃等的薄膜電阻構成的激光微調(laser trimming)用的熔絲(fuse)，并通過激光照射有選擇地燒斷熔絲來調節電阻體的組合模式，以調節之前エ序中的批量生產差異所造成的特性差異及電路的目標值。參考圖4到圖6就這種模擬IC中的激光微調用的熔絲進行說明。圖4是平面圖，圖5是沿著截斷線C-C’的截面示意圖，然后圖6是沿著截斷線D-D ’的截面示意圖。為了能夠對由多晶硅的薄膜電阻組成的熔絲306照射激光，部分地蝕刻作為保護膜的氮化膜317及多層布線間的層間絕緣膜313、315，以形成開ロ部318，因此熔絲開ロ部的氮膜及層間絕緣膜的側壁會暴露出。而且在雙金屬エ藝(double metal process)或者其以上的多層布線エ藝中，作為平坦化的技術之一存在例如在涂敷了由SOG (Spin on Glass)構成的SOG層314以后再進行蝕刻這ー技木，但在蝕刻技術的情況下，由于層疊的層間絕緣膜之間的SOG層314存在，所以水分自該SOG層浸入從而引起IC的元件特性變動，井能產生與長期可靠性有關的問題。特別是在PMOS晶體管中因在高溫狀態下施加了負的柵極偏壓的情況下所引起的NBTI (Negative Bias Temperature Instability :負偏壓溫度不穩定)而發生晶體管的閾值電壓偏移。作為不使長期可靠性因來自該熔絲開ロ部的水分浸入而劣化的措施，例如在專利文獻I以及專利文獻2中公開了如下對策通過從熔絲開ロ部到IC的內部，使用金屬形成保護環以作為阻擋層來防止水分的侵入。現有技術文獻
專利文獻1:日本專利公開特開平05-63091號公報；
專利文獻2 :日本專利公開特開平07-22508號公報。使用圖5以及圖6就來自SOG層的水分浸入進行說明。圖5表示沿著熔絲306的截面。即，圖4的存在熔絲微調激光照射部320的部分的截面。在熔絲306之上隔著中間絕緣膜311而形成密封環319，雖然第一 TEOS (313)和第二 TEOS (315)之間的SOG層314在熔絲開ロ部318露出，但卻被密封環319切斷，不會與IC內部的SOG層314相接連。另一方面，圖6表示不存在熔絲微調激光照射部320的部分的截面。在此截面中熔絲306只是相當于熔絲端子部321的部分，相當于熔絲微調激光照射部320的部分在圖中未示出，中間絕緣膜311直接沉積于基底的場絕緣膜303上。因此密封環319就形成在比第一金屬布線312還低的位置上，結果第一 TEOS 313和第二 TEOS 315之間的SOG層314就超越密封環319而與IC內部的SOG層314相接連，水分將會浸入到IC內部
發明內容
本發明就是鑒于上述課題，其目的是提供用于防止起因于熔絲開ロ部的水分浸入所導致的IC特性劣化的半導體器件。為了達到這一目的，技術方案I所記載的發明是一種半導體器件，包括半導體襯底；設置在上述半導體襯底上的場絕緣膜；由多晶硅構成的熔絲，設置在上述場絕緣膜上，具有被激光微調的熔絲微調激光照射部以及在其兩端設置的熔絲端子；覆蓋上述熔絲的中間絕緣膜；設置在上述中間絕緣膜之上的第一 TEOS層；使上述第一 TEOS層平坦化的SOG層；設置在上述SOG層以及未被上述SOG層所覆蓋的上述第一 TEOS層之上的第二 TEOS層；設置在上述第二TEOS層之上的保護膜；從上述保護膜到上述第一TEOS層、設置在上述熔絲微調激光照射部的上部的開ロ部；圍繞上述開ロ部由在上述中間絕緣膜之上設置的第一層金屬布線層組成的密封環，上述熔絲端子的寬度大于上述熔絲微調激光照射部，并且一直延伸至上述密封環的下部。另外，技術方案2所記載的發明是在技術方案I所述的半導體器件中，上述熔絲端子的一部分延伸至由上述密封環所規定的區域內部。另外，技術方案3所記載的發明是在技術方案I所述的半導體器件中，在設上述密封環所包含的具有上述熔絲微調激光照射部的上述熔絲的個數為N，上述熔絲的上述熔絲微調激光照射部的寬度分別為W1到Wn的情況下，通過上述熔絲端子之上的上述密封環的長度的總和L滿足L >2 X (W1+. ..Wn)的不等式。在形成多層布線的IC中，能夠可靠地遮斷諸如作為長期可靠性劣化之起因的、從熔絲開ロ部來自所層疊的層間絕緣膜的SOG層的水分進入路徑，以防止NBTI中的IC特性劣化。


圖1是本發明的熔絲部的示意平面圖。圖2是沿著圖1的截斷線A-A’的本發明所涉及的半導體器件的示意截面圖。圖3是沿著圖1的截斷線B-B’的本發明所涉及的半導體器件的示意截面圖。圖4是現有的熔絲部的示意平面圖。圖5是沿著圖4的截斷線C-C’的現有的半導體器件的示意截面圖。圖6是沿著圖4的截斷線D-D’的現有的半導體器件的示意截面圖。圖7是表示本發明所涉及的半導體器件的制造エ序的圖。圖8是接著圖7表示本發明所涉及的半導體器件的制造エ序的圖。圖9是接著圖8表示本發明所涉及的半導體器件的制造エ序的圖。圖10是接著圖9表示本發明所涉及的半導體器件的制造エ序的圖。附圖標記說明
101P型硅半導體襯底；102 N型阱擴散層；103、303場絕緣膜；104柵絕緣膜；105柵電極；106、306熔絲；107高電阻電阻體；108 P型高濃度雜質區域；109電阻體的低濃度區域；110電阻體的高濃度區域；111、311中間絕緣膜；112、312第一金屬布線；113、313 第一 TEOS 層；114、314 SOG 層；115、315 第二 TEOS層；116 第二金屬布線；117、317保護膜；118、318熔絲開ロ部；119、319密封環；120、320熔絲微調激光照射部；121、321熔絲端子部。
具體實施例方式下面，基于附圖來說明本發明的實施方式。圖1中表示本發明的半導體器件的熔絲部的平面圖，圖2以及圖3中表示本發明的半導體器件的示意截面圖。如通過將圖1與表示現有的構造的圖4進行比較所知那樣，作為本發明的半導體器件的特征之處是熔絲端子121的一部分和由與金屬布線112相同的金屬布線層構成的密封環119的一部分相重疊這一點。圖1的右側所示的熔絲106是矩形的熔絲端子121和位于熔絲開ロ部118內的矩形的熔絲微調激光照射部120所構成的形狀，左側所示的熔絲106是熔絲端子121和熔絲微調激光照射部120的接合部，從熔絲微調激光照射部120到熔絲端子121為逐漸變粗的形狀。在任一熔絲中都是熔絲端子的寬度寬于熔絲微調激光照射部，并配置成熔絲端子和由第一層金屬布線層構成的密封環在平面視圖上相重合。圖2是沿著圖1的截斷線A-A’的半導體器件的示意截面圖。配置有在P型硅半導體襯底101上的PMOS區域形成N型阱擴散層102 ；以及通過LOCOS法形成的氧化膜的場絕緣膜103。而且還配置有利用熱氧化形成的柵絕緣膜104 ;利用N型或者P型的多晶硅膜形成的柵電極105以及通過激光微調來切除的熔絲106。進而，還配置有利用第二多晶硅形成的高電阻電阻體107。 高電阻電阻體107無論是P型電阻體還是N型電阻體都無妨。配置作為PMOS晶體管的漏、源極的P型高濃度雜質區域108 ;以及雖然未特別圖示卻是作為NMOS晶體管的源極以及漏極的N型高濃度雜質區域。同時，為了謀求電阻體的接觸部分的低電阻化而同時在低濃度區域109的兩端配置使P型或者N型的高濃度雜質被離子注入的高濃度區域110。在中間絕緣膜111上形成第一接觸孔，并設置第一金屬布線112。此時，還可以采取在接觸孔中埋入例如鎢等高熔點金屬的插塞(plug)構造。對于金屬布線112也可以使用Al-Si或Al-S1-Cu、Al-Cu。進而,還可以為了防止接觸尖峰(contact spike)而在此金屬之下敷上由T1、TiN構成的阻擋金屬層(barrier metal layer)。為了成為多層布線，配置例如利用P-CVD法的TEOS作為層間絕緣膜。在此層間絕緣膜的第一 TEOS層113上為使平坦性變好而涂敷了 SOG層114以后實施內蝕刻(etchback)法，進而設置作為絕緣膜的第二 TEOS層115而作為最終的層間絕緣膜。形成第二接觸孔，并配置第二金屬布線116。此金屬布線還可以使用例如Al-Si或Al-S1-Cu, Al-Cu。在保護膜117設置作為Pad和熔絲部分的開ロ的熔絲開ロ部118，就成為本發明實施方式的半導體器件。在熔絲106之上隔著中間絕緣膜111由第一層的金屬布線層而形成密封環119。雖然第一 TEOS 113和第二 TEOS 115之間的SOG層114在熔絲開ロ部118露出，但卻被配置在熔絲106之上的密封環119切斷，露出在熔絲開ロ部118的SOG層114和殘留在離開熔絲開ロ部的內部的SOG層114不會接連。圖3是沿著圖1的截斷線B-B’的半導體器件的示意截面圖。在熔絲開ロ部118中熔絲106的形狀與圖2所示的不同，沒有相當于熔絲微調激光照射部120的部分，中間絕緣膜111沉積于基底的場絕緣膜103上。密封環119隔著中間絕緣膜111被配置于作為熔絲106端部的熔絲端子部121的上方。此時，與熔絲端子部121相接合的金屬布線112和密封環119的高度就變得相同。因此，雖然第一 TEOS 113和第二 TEOS 115之間的SOG層114在熔絲開ロ部118露出，但卻被密封環119的上方切斷，不會與IC內部的SOG層114相接連。此外，即便是諸如圖1左側的熔絲106那樣的形狀，因在密封環119下部形成有多晶硅，故與熔絲端子部相接合的金屬布線112和密封環119的高度就變得相同而能夠切斷SOG層，所以就可以防止經由SOG的水分浸入，能夠防止NBTI中的IC特性劣化。在這里，可知在設ー個封閉的密封環中所包含的具有熔絲微調激光照射部的熔絲的個數為N，各熔絲的熔絲微調激光照射部的寬度分別為W1到Wn的情況下，通過熔絲端子之上的密封環的長度的總和L滿足L >2X (W1+. . . Wn)的不等式。進而，還可以使熔絲端子部121的形狀變化，使從熔絲端子部121延伸的多晶硅的層幾乎占據密封環119的下部，能進ー步防止水分的浸入。另外，顯而易見通過將與熔絲端子部不連接的多晶硅的層配置在密封環119的下部，仍然可獲得同樣的效果。接著，使用圖7到圖10來說明使用圖1到圖3所說明的半導體器件的制造方法。首先，如圖7所示，例如使在P型硅半導體襯底101上的PMOS區域形成的N型阱擴散層102 ；以及雖然未特別記載卻是在NMOS區域形成P型阱擴散層并通過LOCOS法形成的氧化膜的場絕緣膜103形成例如400(T8000A左右。接著，如圖8所示，在使利用熱氧化的柵絕緣膜104形成10(T400A左右，并為獲得所希望的閾值電壓而進行了離子注入以后，通過CVD法沉積作為柵電極的多晶硅膜，并用光致抗蝕劑實施而形成柵電極105和通過激光微調法來切除的熔絲106。此時，在由柵電極105以及熔絲106組成的多晶硅膜中，通過離子注入法或Doped-CVD法使磷或者硼進行擴散，以使電極的極性成為N型或 者P型多晶硅。之后，沉積第二多晶硅，并在第二多晶硅中注入低濃度雜質以成為電阻體。在這里無論是形成P型電阻體還是N型電阻體都無妨。另外，還可以通過Doped-CVD (摻雜CVD)法來進行形成。之后，在光刻エ序之后，實施蝕刻以形成圖案，形成高電阻電阻體107。然后，如圖9所示，形成作為PMOS晶體管的漏、源極的P型高濃度雜質區域108 ;以及雖然未特別圖示卻是作為NMOS晶體管的源極以及漏極的N型高濃度雜質區域。另外，為了謀求電阻體的接觸部分的低電阻化，同時對電阻體的低濃度區域109進行P型或者N型的高濃度雜質的離子注入，形成高濃度區域110。接著，在形成了中間絕緣膜111以后形成第一接觸孔，并通過例如濺射法來沉積第一金屬布線112。此時，還可以采取在接觸孔埋入例如鎢等高熔點金屬的插塞構造。對于金屬布線112也可以使用Al-Si或Al-S1-Cu、Al-Cu。進而，還可以為了防止接觸尖峰而在此金屬之下敷上由T1、TiN構成的阻擋金屬層。然后，通過光刻、蝕刻エ序形成第一金屬布線 112。之后，如圖10所示，用例如利用P-CVD法的TEOS形成層間絕緣膜以作為多層布線。在此層間絕緣膜的第一 TEOS層113上為使平坦性變好而涂敷了 SOG層114以后實施內蝕刻法，進而沉積作為絕緣膜的第二 TEOS層115而作為最終的層間絕緣膜。雖然下面沒有圖示，但卻還形成第二接觸孔，井形成第二金屬布線116。此金屬布線還可以使用例如Al-Si或Al-S1-Cu、Al-Cu。然后，經過保護膜117的形成和Pad與熔絲部分的開 ロ 118的形成，圖1至圖3所示的半導體器件就得以形成。
權利要求
1.一種半導體器件，包括半導體襯底；設置在所述半導體襯底上的場絕緣膜；由多晶硅構成的熔絲，設置在所述場絕緣膜上，具有被激光微調的熔絲微調激光照射部以及在其兩端設置的熔絲端子；覆蓋所述熔絲的中間絕緣膜；設置在所述中間絕緣膜之上的第一 TEOS層；使所述第一 TEOS層平坦化的SOG層；設置在所述SOG層以及所述第一 TEOS層之上的第二 TEOS層；設置在所述第二 TEOS層之上的保護膜；從所述保護膜到所述第一 TEOS層、設置在所述熔絲微調激光照射部的上部的開口部；以及圍繞所述開口部由在所述中間絕緣膜之上設置的第一層金屬布線層構成的密封環， 所述熔絲端子一直延伸至所述密封環的下部。
2.如權利要求1所述的半導體器件，其特征在于從所述熔絲端子延伸的多晶硅層處于所述密封環的下部。
3.如權利要求1所述的半導體器件，其特征在于在設所述密封環所包含的具有所述熔絲微調激光照射部的所述熔絲的個數為N，所述熔絲的所述熔絲微調激光照射部的寬度分別為W1到Wn的情況下，通過所述熔絲端子之上的所述密封環的長度的總和L滿足L >2 X (W1+... Wn)的不等式。
全文摘要
本發明提供在以多層布線工藝通過SOG內蝕刻法進行平坦化的工藝中，防止起因于熔絲開口部的水分浸入下長期可靠性的劣化的半導體器件的制造方法。本發明的半導體器件采取多晶硅一直延伸至用于防止來自熔絲開口部的水分浸入的第一層金屬的保護環的下部這一熔絲形狀。據此用于充當熔絲的電極的金屬布線和保護環的金屬布線的高度一致，能防止SOG層到達IC內部。
文檔編號H01L23/525GK103035613SQ201210367098
公開日2013年4月10日 申請日期2012年9月28日 優先權日2011年9月30日
發明者長谷川尚 申請人:精工電子有限公司