半導體封裝件及其制法
【專利摘要】一種半導體封裝件及其制法，該制法先提供一半導體結構，該半導體結構包含承載件、形成于該承載件上的線路部、及結合于該線路部上的多個半導體組件，再結合壓合件于該些半導體組件上，且以絕緣層包覆該些半導體組件，之后移除該承載件。以藉由該壓合件的設計，以增加相鄰兩半導體組件間的強度，所以當移除該承載件時，能避免該半導體組件與絕緣層間的熱膨脹系數(shù)不匹配所造成的碎裂問題。
【專利說明】半導體封裝件及其制法

【技術領域】
[0001]本發(fā)明涉及一種半導體封裝件，尤指一種具晶圓級線路的半導體封裝件及其制法。

【背景技術】
[0002]隨著電子產業(yè)的蓬勃發(fā)展，電子產品也逐漸邁向多功能、高性能的趨勢。目前應用于芯片封裝領域的技術，例如芯片尺寸構裝(Chip Scale Package, CSP)、芯片直接貼附封裝(Direct Chip Attached, DCA)或多芯片模塊封裝(Multi — Chip Module, MCM)等覆晶型態(tài)的封裝模塊、或將芯片立體堆棧化整合為三維集成電路(3D IC)芯片堆棧技術等。
[0003]圖1A為現(xiàn)有半導體封裝件I的剖面示意圖，該半導體封裝件I于一封裝基板14與半導體芯片12之間設置一娃中介板(Through Silicon interposer, TSI) 10,該娃中介板10具有導電娃穿孔(Through-silicon via, TSV)100及設于該導電娃穿孔100上的線路重布結構(Redistribut1n layer, RDL) 101,令該線路重布結構101藉由多個導電組件18電性結合間距較大的封裝基板14的焊墊140，并形成底膠13包覆該些導電組件18，而間距較小的半導體芯片12的電極墊120藉由多個焊錫凸塊121電性結合該導電硅穿孔100。之后，再形成底膠13包覆該些焊錫凸塊121。
[0004]若該半導體芯片12直接結合至該封裝基板14上，因該半導體芯片12與該封裝基板14兩者的熱膨脹系數(shù)的差異甚大，所以該半導體芯片12外圍的焊錫凸塊121不易與該封裝基板14上對應的焊墊140形成良好的接合，致使該焊錫凸塊121易自該封裝基板14上剝離。另一方面，因該半導體芯片12與該封裝基板14之間的熱膨脹系數(shù)不匹配(mismatch),其所產生的熱應力(thermal stress)與翅曲(warpage)的現(xiàn)象也日漸嚴重，致使該半導體芯片12與該封裝基板14之間的電性連接可靠度(reliability)下降,且將造成信賴性測試的失敗。
[0005]因此，藉由半導體基材制作的硅中介板10的設計，其與該半導體芯片12的材質接近，所以可有效避免上述所產生的問題。
[0006]然而，前述現(xiàn)有半導體封裝件I的制法中，于制作該硅中介板10時，需形成該導電硅穿孔100，而該導電硅穿孔100的制程需于該硅中介板10上挖孔及金屬填孔，致使該導電硅穿孔100的整體制程占整個該硅中介板10的制作成本達約40?50%(以12寸晶圓為例，不含人工成本)，以致于最終產品的成本及價格難以降低。
[0007]此外，該硅中介板10的制作技術難度高，致使該半導體封裝件I的生產量相對降低，且制作良率降低。
[0008]于是，業(yè)界遂發(fā)展出一種無需制作硅中介板的半導體封裝件1’，如圖1B所示，其為多個半導體芯片12藉由焊錫凸塊121結合于一承載件(圖略)上的線路部11上，且形成底膠13于該線路部11與各該半導體芯片12之間，再形成封裝膠體16于該線路部11上以包覆各該半導體芯片12，藉以保護該些半導體芯片12，并增加該半導體封裝件I’的剛性。之后，移除該線路部11下側的承載件(圖略)，再形成一絕緣保護層17于該線路部11下側，且該絕緣保護層17外露該線路部11，以供結合如焊球的導電組件18。
[0009]然而，現(xiàn)有半導體封裝件I’中，各該半導體芯片12間之間隙極小，當移除該線路部11下側的承載件時，因該半導體芯片12、該線路部11的內金屬介電層(inter-metaldielectric, IMD)與封裝膠體16間的熱膨脹系數(shù)不匹配(mismatch),致使使該線路部11的內金屬介電層因應力變化過大而破裂，進而造成該些焊錫凸塊121碎裂(crack)(如圖1B所示的破裂處k)。
[0010]因此，如何克服上述現(xiàn)有技術的問題，實已成目前亟欲解決的課題。


【發(fā)明內容】

[0011]鑒于上述現(xiàn)有技術的種種缺失，本發(fā)明提供一種半導體封裝件及其制法，能避免該半導體組件與絕緣層間的熱膨脹系數(shù)不匹配所造成的碎裂問題。
[0012]本發(fā)明的半導體封裝件，包括:線路部，其具有相對的第一側與第二側；多個半導體組件，其設于該線路部的第一側；壓合件，其設于該些半導體組件上；以及絕緣層，其設于該線路部的第一側，以包覆該些半導體組件。
[0013]前述的半導體封裝件中，該絕緣層還包覆該壓合件，例如，該壓合件外露于該絕緣層表面。
[0014]前述的半導體封裝件中，該絕緣層的側面與該壓合件的側面齊平。
[0015]前述的半導體封裝件中，還包括粘著材，可為芯片粘著層或熱接口材料，其設于該些半導體組件與該壓合件之間，例如，該粘著材還設于該絕緣層與該壓合件之間。
[0016]前述的半導體封裝件中，該絕緣層還設于該壓合件與該些半導體組件之間。
[0017]本發(fā)明還提供一種半導體封裝件的制法，包括:提供一半導體結構，該半導體結構包含承載件、形成于該承載件上的線路部、及結合于該線路部上的多個半導體組件；結合壓合件于該些半導體組件上；形成絕緣層于該線路部上以包覆該些半導體組件；以及移除該承載件。
[0018]前述的制法中，該絕緣層還包覆該壓合件，例如，于形成該絕緣層后，令該壓合件外露于該絕緣層表面。
[0019]本發(fā)明又提供一種半導體封裝件的制法，包括:提供一半導體結構，該半導體結構包含承載件、形成于該承載件上的線路部、及結合于該線路部上的多個半導體組件；形成絕緣層于該線路部上以包覆該些半導體組件；結合壓合件于該些半導體組件與該絕緣層上；以及移除該承載件。
[0020]前述的兩種制法中，該壓合件藉由粘著材結合于該些半導體組件(及該絕緣層上)上，例如，該粘著材為芯片粘著層或熱接口材料。
[0021]本發(fā)明另提供一種半導體封裝件的制法，包括:提供一半導體結構，該半導體結構包含承載件、形成于該承載件上的線路部、及結合于該線路部上的多個半導體組件；提供一具有絕緣層的壓合件，令該壓合件藉該絕緣層結合于該線路部上，且該絕緣層包覆該些半導體組件；以及移除該承載件。
[0022]前述的制法中，該絕緣層形成于該壓合件與該半導體組件之間。
[0023]前述的三種制法中，該承載件為含硅的板體。
[0024]前述的半導體封裝件及三種制法中，該半導體結構還包含形成于該線路部與各該半導體組件之間的底膠。
[0025]前述的半導體封裝件及三種制法中，該絕緣層還形成于該線路部與各該半導體組件之間。
[0026]前述的半導體封裝件及三種制法中，該壓合件為半導體擋片。
[0027]另外，前述的半導體封裝件及三種制法中，還包括于移除該承載件后，外露該線路部，以供形成多個導電組件于該線路部上。
[0028]由上可知，本發(fā)明的半導體封裝件及其制法，主要藉由該壓合件的設計，以增加相鄰兩半導體組件間的強度，所以當移除該承載件時，能避免該半導體組件與絕緣層間的熱膨脹系數(shù)不匹配所造成的碎裂問題。

【專利附圖】

【附圖說明】
[0029]圖1A為現(xiàn)有半導體封裝件的剖面示意圖；
[0030]圖1B為現(xiàn)有半導體封裝件的剖面示意圖；
[0031]圖2A至圖2E為本發(fā)明的半導體封裝件的制法的第一實施例的剖面示意圖；其中，圖2E’為圖2E的其它實施例；
[0032]圖3A至圖3D為本發(fā)明的半導體封裝件的制法的第二實施例的剖面示意圖；其中，圖3D’為圖3D的其它實施例；以及
[0033]圖4A至圖4D為本發(fā)明的半導體封裝件的制法的第三實施例的剖面示意圖；其中，圖4D’為圖4D的其它實施例。
[0034]符號說明
[0035]1，I，，2，2，，3，3，，4，4，半導體封裝件
[0036]10硅中介板
[0037]100導電硅穿孔
[0038]101線路重布結構
[0039]11, 21線路部
[0040]12半導體芯片
[0041]120電極墊
[0042]121焊錫凸塊
[0043]13，23底膠
[0044]14封裝基板
[0045]140焊墊
[0046]16封裝膠體
[0047]17，27絕緣保護層
[0048]18, 28導電組件
[0049]2a半導體結構
[0050]20承載件
[0051]21a第一側
[0052]21b第二側
[0053]210介電層
[0054]211線路層
[0055]212電性接觸墊
[0056]22半導體組件
[0057]221導電凸塊
[0058]24，34粘著材
[0059]25，35，35，，45，45，壓合件
[0060]26，36，46絕緣層
[0061]270開孔
[0062]35a, 36a, 45a, 46a側面
[0063]k破裂處
[0064]S切割路徑。

【具體實施方式】
[0065]以下藉由特定的具體實施例說明本發(fā)明的實施方式，本領域技術人員可由本說明書所揭示的內容輕易地了解本發(fā)明的其它優(yōu)點及功效。
[0066]須知，本說明書所附圖式所繪示的結構、比例、大小等，均僅用以配合說明書所揭示的內容，以供本領域技術人員的了解與閱讀，并非用以限定本發(fā)明可實施的限定條件，所以不具技術上的實質意義，任何結構的修飾、比例關系的改變或大小的調整，在不影響本發(fā)明所能產生的功效及所能達成的目的下，均應仍落在本發(fā)明所揭示的技術內容得能涵蓋的范圍內。同時，本說明書中所引用的如“上”、“第一”、“第二”及“一”等用語，也僅為便于敘述的明了，而非用以限定本發(fā)明可實施的范圍，其相對關系的改變或調整，在無實質變更技術內容下，當也視為本發(fā)明可實施的范疇。
[0067]圖2A至圖2E為本發(fā)明的半導體封裝件2的制法的第一實施例的剖面示意圖。
[0068]如圖2A所示，提供一半導體結構2a，該半導體結構2a包含一承載件20、形成于該承載件20上的一線路部21、結合于該線路部21上的多個半導體組件22、及形成于該線路部21與各該半導體組件22之間的底膠23。
[0069]于本實施例中，該承載件20為含硅的板體。
[0070]此外，該線路部21包含相疊的多個介電層210與多個線路層211，并具有相對的第一側21a與第二側21b，該線路部21的第二側21b結合至該承載件20上，且該些半導體組件22結合于該線路部21的第一側21a。
[0071]又，各該半導體組件22藉由多個導電凸塊221覆晶結合該線路部21的線路層211，且該底膠23包覆該些導電凸塊221。
[0072]另外，該線路層211為晶圓級線路，而非封裝基板級線路。目前封裝基板最小的線寬與線距為12μπι，而半導體制程能制作出3μπι以下的線寬與線距。
[0073]如圖2Β所示，形成粘著材24于各該半導體組件22上。于本實施例中，該粘著材24為芯片粘著層(die attach film, DAF)或熱接口材料(Thermal InterfaceMaterial, --Μ)，如散熱膠。
[0074]如圖2C所示，形成一壓合件25于該粘著材24上，以增加各該半導體組件22間的強度。
[0075]于本實施例中，該壓合件25為半導體擋片(dummy die)，且該半導體擋片由一晶圓經切單后所得的單一擋片。
[0076]此外，于其它實施例中，也可先形成該粘著材24于該壓合件25上，再將該壓合件25以其上的粘著材24結合于各該半導體組件22上。
[0077]如圖2D所示，形成一絕緣層26于該線路部21的第一側21a以包覆各該半導體組件22。
[0078]于本實施例中，該絕緣層26還包覆該壓合件25，且該壓合件25外露于該絕緣層26表面；于其它實施例中，該壓合件25也可未外露于該絕緣層26表面。
[0079]此外，該絕緣層26可為封裝膠體、壓合膜或涂布方式形成的層等。
[0080]如圖2E所示，移除該承載件20，以外露該線路部21的第二側21b，以供形成多個導電組件28于該線路部21的第二側21b。之后，沿如圖2D所示的切割路徑S進行切單制程，以獲得多個半導體封裝件2。
[0081]于本實施例中，先形成多個電性連接該線路層211的電性接觸墊212于該線路部21的第二側21b，再形成一絕緣保護層27于該線路部21的第二側21b，且該絕緣保護層27形成有多個開孔270，令該些電性接觸墊212外露于各該開孔270，以供結合如焊球的導電組件28。
[0082]此外，于其它實施例中，也可先進行切單制程，再形成電性接觸墊212、絕緣保護層27與導電組件28。
[0083]另外，于其它實施例中，可不形成該底膠23，而是形成該絕緣層26于該線路部21與各該半導體組件22之間，以包覆該些導電凸塊221，如圖2E’所示。
[0084]圖3A至圖3D為本發(fā)明的半導體封裝件3的制法的第二實施例的剖面示意圖。本實施例與第一實施例的差異在于壓合件與絕緣層的制作順序，其它步驟的制程大致相同，所以不再贅述相同處。
[0085]如圖3A所示，提供一如圖2A所示的半導體結構2a。
[0086]如圖3B所示，形成絕緣層36于該線路部21的第一側21a，以包覆各該半導體組件22，且令各該半導體組件22外露于該絕緣層36表面。
[0087]如圖3C所示，形成一壓合件35于各該半導體組件22與該絕緣層36上。
[0088]于本實施例中，該壓合件35藉由粘著材34結合于各該半導體組件22與該絕緣層36上。
[0089]此外,該壓合件35為尚未切單的晶圓型態(tài)半導體擋片(dummy die)。
[0090]如圖3D所示，移除該承載件20，以外露該線路部21的第二側21b，以供形成多個導電組件28于該線路部21的第二側21b。之后，沿如圖3C所示的切割路徑S進行切單制程，以獲得多個半導體封裝件3，且該絕緣層36的側面36a與該壓合件35的側面35a齊平。
[0091]此外，于其它實施例中，如圖3D’所示，于形成該些導電組件28后，可先薄化該壓合件35，以令該壓合件35’的厚度減少，再進行切單制程。
[0092]圖4A至圖4D為本發(fā)明的半導體封裝件4的制法的第三實施例的剖面示意圖。本實施例與第二實施例的差異在于壓合件的結合方式，其它步驟的制程大致相同，所以不再贅述相同處。
[0093]如圖4A所示，提供一如第2A圖所示的半導體結構2a。
[0094]如圖4B所示，提供一具有絕緣層46的壓合件45，且該壓合件45為尚未切單的晶圓型態(tài)半導體擋片(dummy die)。
[0095]如圖4C所示，該壓合件45藉由該絕緣層46結合于該線路部21的第一側21a，且該絕緣層46包覆各該半導體組件22。
[0096]于本實施例中，該絕緣層46形成于該壓合件45與各該半導體組件22之間，以固定該壓合件45于各該半導體組件22上。
[0097]如圖4D所示，移除該承載件20，以外露該線路部21的第二側21b，以供形成多個導電組件28于該線路部21的第二側21b。之后，沿如圖4C所示的切割路徑S進行切單制程，以獲得多個半導體封裝件4，且該絕緣層46的側面46a與該壓合件45的側面45a齊平。
[0098]此外，于其它實施例中，如圖4D’所示，于形成該些導電組件28后，可先薄化該壓合件45，以令該壓合件45’的厚度減少，再進行切單制程。
[0099]本發(fā)明的制法藉由該壓合件25，35，35’，45，45’結合于相鄰兩半導體組件22上，以增加相鄰兩半導體組件22間的強度，當移除該承載件20時，能避免因該半導體組件22與絕緣層26，36，46間的熱膨脹系數(shù)不匹配(mismatch)而造成的導電凸塊221碎裂(crack)的問題發(fā)生，所以能避免該線路部21的介電層210破裂。
[0100]本發(fā)明提供一種半導體封裝件2，2’，3，3’，4，4’，包括:一線路部21、多個半導體組件22、一壓合件25，35，35，，45，45，以及絕緣層26，36，46。
[0101]所述的線路部21具有相對的第一側21a與第二側21b。
[0102]所述的半導體組件22設于該線路部21的第一側21a。
[0103]所述的壓合件25，35，35 ’，45，45 ’設于該些半導體組件22上，且該壓合件25，35，35’，45，45’為半導體擋片。
[0104]所述的絕緣層26，36，46設于該線路部21的第一側21a，以包覆該些半導體組件22。
[0105]于一實施例中，該絕緣層26還包覆該壓合件25，且該壓合件25外露于該絕緣層26表面。
[0106]于一實施例中，所述的半導體封裝件2還包括底膠23，其設于該線路部21的第一側21a與各該半導體組件22之間。
[0107]于一實施例中，該絕緣層26還設于該線路部21的第一側21a與各該半導體組件22之間。
[0108]于一實施例中，所述的半導體封裝件2，2’，3，3’還包括粘著材24，34，例如芯片粘著層或熱接口材料，其設于各該半導體組件22與該壓合件25，35，35’之間。于一實施例中，該粘著材34還設于該絕緣層36與該壓合件35，35’之間。
[0109]于一實施例中，該絕緣層36，46的側面36a，46a與該壓合件35，45的側面35a，45a齊平。
[0110]于一實施例中，該絕緣層46還設于該壓合件45，45’與各該半導體組件22之間。
[0111]于一實施例中，所述的半導體封裝件2，2’，3，3’，4，4’還包括多個導電組件28，其設于該線路部21的第二側21b。
[0112]關于前述第一至第三實施例的半導體封裝件結構，較佳為形成底膠23于半導體組件22與線路部21之間；但也可于半導體組件22與線路部21之間直接填充絕緣層26，36，46。
[0113]綜上所述，本發(fā)明的半導體封裝件及其制法，藉由該壓合件結合于相鄰兩半導體組件上，以增加相鄰兩半導體組件間的強度，以避免該半導體組件的導電凸塊發(fā)生碎裂。
[0114]上述實施例僅用以例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。本領域技術人員均可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修改。因此本發(fā)明的權利保護范圍，應如權利要求書所列。
【權利要求】
1.一種半導體封裝件，包括: 線路部，其具有相對的第一側與第二側； 多個半導體組件，其設于該線路部的第一側； 壓合件，其設于該些半導體組件上；以及 絕緣層，其設于該線路部的第一側，以包覆該些半導體組件。
2.根據(jù)權利要求1所述的半導體封裝件，其特征在于，該壓合件為半導體擋片。
3.根據(jù)權利要求1所述的半導體封裝件，其特征在于，該絕緣層還包覆該壓合件。
4.根據(jù)權利要求3所述的半導體封裝件，其特征在于，該壓合件外露于該絕緣層表面。
5.根據(jù)權利要求1所述的半導體封裝件，其特征在于，該絕緣層的側面與該壓合件的側面齊平。
6.根據(jù)權利要求1項所述的半導體封裝件，其特征在于，該半導體封裝件還包括粘著材，其設于該些半導體組件與該壓合件之間。
7.根據(jù)權利要求6所述的半導體封裝件，其特征在于，該粘著材還設于該絕緣層與該壓合件之間。
8.根據(jù)權利要求6所述的半導體封裝件，其特征在于，該粘著材為芯片粘著層或熱接口材料。
9.根據(jù)權利要求1所述的半導體封裝件，其特征在于，該絕緣層還設于該壓合件與該些半導體組件之間。
10.根據(jù)權利要求1所述的半導體封裝件，其特征在于，該半導體封裝件還包括多個導電組件，其設于該線路部的第二側。
11.根據(jù)權利要求1所述的半導體封裝件，其特征在于，該絕緣層還設于該線路部與各該半導體組件之間。
12.根據(jù)權利要求1所述的半導體封裝件，其特征在于，該半導體封裝件還包括底膠，其設于該線路部與各該半導體組件之間。
13.一種半導體封裝件的制法，其包括: 提供一半導體結構，其包含承載件、形成于該承載件上的線路部、及結合于該線路部上的多個半導體組件； 結合壓合件于該些半導體組件上； 形成絕緣層于該線路部上以包覆該些半導體組件；以及 移除該承載件。
14.根據(jù)權利要求13所述的半導體封裝件的制法，其特征在于，該承載件為含硅的板體。
15.根據(jù)權利要求13所述的半導體封裝件的制法，其特征在于，該半導體結構還包含形成于該線路部與各該半導體組件之間的底膠。
16.根據(jù)權利要求13所述的半導體封裝件的制法，其特征在于，該絕緣層還形成于該線路部與各該半導體組件之間。
17.根據(jù)權利要求13所述的半導體封裝件的制法，其特征在于，該壓合件為半導體擋片。
18.根據(jù)權利要求13所述的半導體封裝件的制法，其特征在于，該壓合件藉由粘著材結合于該些半導體組件上。
19.根據(jù)權利要求18所述的半導體封裝件的制法，其特征在于，該粘著材為芯片粘著層或熱接口材料。
20.根據(jù)權利要求13所述的半導體封裝件的制法，其特征在于，該絕緣層還包覆該壓合件。
21.根據(jù)權利要求20所述的半導體封裝件的制法，其特征在于，該制法還包括于形成該絕緣層后，令該壓合件外露于該絕緣層表面。
22.根據(jù)權利要求13所述的半導體封裝件的制法，其特征在于，該制法還包括于移除該承載件后，外露該線路部，以供形成多個導電組件于該線路部上。
23.一種半導體封裝件的制法，包括: 提供一半導體結構，其包含承載件、形成于該承載件上的線路部、及結合于該線路部上的多個半導體組件； 形成絕緣層于該線路部上以包覆該些半導體組件； 結合壓合件于該些半導體組件與該絕緣層上；以及 移除該承載件。
24.根據(jù)權利要求23所述的半導體封裝件的制法，其特征在于，該承載件為含硅的板體。
25.根據(jù)權利要求23所述的半導體封裝件的制法，其特征在于，該半導體結構還包含形成于該線路部與各該半導體組件之間的底膠。
26.根據(jù)權利要求23所述的半導體封裝件的制法，其特征在于，該絕緣層還形成于該線路部與各該半導體組件之間。
27.根據(jù)權利要求23所述的半導體封裝件的制法，其特征在于，該制法還包括于結合該壓合件前，令該些半導體組件外露于該絕緣層表面。
28.根據(jù)權利要求27所述的半導體封裝件的制法，其特征在于，該壓合件藉由粘著材結合于該些半導體組件與該絕緣層上。
29.根據(jù)權利要求28所述的半導體封裝件的制法，其特征在于，該粘著材為芯片粘著層或熱接口材料。
30.根據(jù)權利要求23所述的半導體封裝件的制法，其特征在于，該壓合件為半導體擋片。
31.根據(jù)權利要求23所述的半導體封裝件的制法，其特征在于，該制法還包括于移除該承載件后，外露該線路部，以供形成多個導電組件于該線路部上。
32.—種半導體封裝件的制法，其包括: 提供一半導體結構，其包含承載件、形成于該承載件上的線路部、及結合于該線路部上的多個半導體組件； 提供一具有絕緣層的壓合件，令該壓合件藉該絕緣層結合于該線路部上，且該絕緣層包覆該些半導體組件；以及移除該承載件。
33.根據(jù)權利要求32所述的半導體封裝件的制法，其特征在于，該承載件為含硅的板體。
34.根據(jù)權利要求32所述的半導體封裝件的制法，其特征在于，該半導體結構還包含形成于該線路部與各該半導體組件之間的底膠。
35.根據(jù)權利要求32所述的半導體封裝件的制法，其特征在于，該絕緣層還形成于該線路部與各該半導體組件之間。
36.根據(jù)權利要求32所述的半導體封裝件的制法，其特征在于，該絕緣層形成于該壓合件與該半導體組件之間。
37.根據(jù)權利要求32所述的半導體封裝件的制法，其特征在于，該壓合件為半導體擋片。
38.根據(jù)權利要求32所述的半導體封裝件的制法，其特征在于，該制法還包括于移除該承載件后，外露該線路部，以供形成多個導電組件于該線路部上。
【文檔編號】H01L21/56GK104377170SQ201310367493
【公開日】2015年2月25日 申請日期:2013年8月21日 優(yōu)先權日:2013年8月12日
【發(fā)明者】張宏達, 賴顗喆, 邱啟新, 邱世冠 申請人:矽品精密工業(yè)股份有限公司