具有嵌入式無源部件的芯片封裝件的制作方法
【專利摘要】一種芯片封裝件，包括導(dǎo)電芯片載體和被附著到導(dǎo)電芯片載體的至少一個第一半導(dǎo)體芯片。該芯片封裝件還包括無源部件。該導(dǎo)電芯片載體，至少一個第一半導(dǎo)體芯片和無源部件被嵌入在絕緣層合結(jié)構(gòu)中。
【專利說明】具有嵌入式無源部件的芯片封裝件

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體芯片封裝的技術(shù)，并且更具體地涉及具有嵌入式無源部件的半導(dǎo)體芯片封裝件。

【背景技術(shù)】
[0002]對提供更小、更薄、更輕、更便宜的具有更低的功耗、更多樣化的功能和改進的可靠性的電子系統(tǒng)的需求帶動了在所涉及的所有【技術(shù)領(lǐng)域】中的一連串技術(shù)革新。這對于裝配和封裝的區(qū)域也是正確的，其向小型化的電子系統(tǒng)提供保護性的環(huán)境并允許高度的可靠性。


【發(fā)明內(nèi)容】

[0003]根據(jù)芯片封裝件的一個實施例，芯片封裝件包括導(dǎo)電芯片載體，被附著到導(dǎo)電芯片載體的至少一個第一半導(dǎo)體芯片，無源部件，以及絕緣層合結(jié)構(gòu)，該層合結(jié)構(gòu)嵌入有該導(dǎo)電芯片載體，至少一個第一半導(dǎo)體芯片和無源部件。
[0004]根據(jù)芯片封裝件的另一實施例，芯片封裝件包括無源部件，至少部分地覆蓋無源部件的至少一個主表面的金屬層，被附著到金屬層的至少一個第一半導(dǎo)體芯片，以及絕緣層合結(jié)構(gòu)，該絕緣層合結(jié)構(gòu)嵌入有該無源部件和至少一個第一半導(dǎo)體芯片。
[0005]根據(jù)制作芯片封裝件的方法的一個實施例，包括:將第二半導(dǎo)體芯片和無源部件安裝在彼此上以提供堆疊器件；將至少一個第一半導(dǎo)體芯片安裝到導(dǎo)電芯片載體上；并且將電絕緣層層合到該導(dǎo)電芯片載體、至少一個第一半導(dǎo)體芯片、以及堆疊器件上。
[0006]本領(lǐng)域技術(shù)人員將通過閱讀以下的詳細描述及觀看附圖認識到附加的特征和優(yōu)點。

【專利附圖】

【附圖說明】
[0007]附圖被包括以提供對實施例的進一步理解，并且附圖被并入且構(gòu)成本說明書的一部分。附圖圖示了實施例，并連同說明書一起用于解釋實施例的原理。其它實施例和許多的實施方案的預(yù)期優(yōu)點將很容易理解，因為通過參考下面的詳細描述變得更好理解。附圖中的元件不一定相對于彼此按比例繪制。相同的附圖標(biāo)記表示相應(yīng)的類似部分。
[0008]在不同的附圖中的附圖標(biāo)記的區(qū)別僅在于前導(dǎo)的數(shù)字可指代相似或相同的元件，除非上下文另有說明。添加有后綴“_n”的附圖標(biāo)記指代引用的部分的特定元素。
[0009]圖1A概略地圖示了芯片封裝件的一個實施例的截面圖，該芯片封裝件包括芯片載體、邏輯芯片、功率芯片、無源部件、以及絕緣層合結(jié)構(gòu)。
[0010]圖1B概略地圖示了芯片封裝件的一個實施例的截面圖，該芯片封裝件包括芯片載體、邏輯芯片、功率芯片、無源部件、以及絕緣層合結(jié)構(gòu)。
[0011]圖2圖示了具有安裝在引線框架上的無源部件的芯片封裝件的截面圖。
[0012]圖3圖示了具有在兩個電絕緣層之間嵌入的無源部件的芯片封裝件的截面圖。
[0013]圖4圖示了具有延伸到芯片封裝件的頂側(cè)的無源部件的芯片封裝件的截面圖。
[0014]圖5圖示了具有無源部件和半導(dǎo)體芯片的堆疊的芯片封裝件的截面圖。
[0015]圖6圖示了具有無源部件和半導(dǎo)體芯片的堆疊的芯片封裝件的截面圖。
[0016]圖7圖示了具有無源部件和半導(dǎo)體芯片的堆疊的芯片封裝件的截面圖。
[0017]圖8圖示了具有無源部件和半導(dǎo)體芯片的堆疊的芯片封裝件的截面圖，該無源部件在其表面上具有金屬層。
[0018]圖9圖示了具有安裝到引線框架上的半導(dǎo)體芯片和無源部件的堆疊的芯片封裝件的截面圖。
[0019]圖10圖示了制作具有無源部件和半導(dǎo)體芯片的堆疊的芯片封裝件的方法的流程圖。

【具體實施方式】
[0020]現(xiàn)在參考附圖來說明各個方面和實施例。在下面的描述中，為了解釋的目的，許多具體的細節(jié)被闡述以便提供對這些實施例的一個或多個方面的徹底理解。應(yīng)當(dāng)理解的是，可以利用其他實施例并且可以做出結(jié)構(gòu)或邏輯上的改變而不脫離本發(fā)明的精神和范圍。還應(yīng)當(dāng)指出的是，附圖不是按比例繪制或不一定按比例繪制。
[0021]在下面的詳細描述中參考附圖，附圖形成了其一部分并且附圖通過在其中可以實踐本發(fā)明的特定實施例的方式顯示。然而，它對本領(lǐng)域技術(shù)人員可能是顯而易見的，這些實施例中的一個或多個方面可以以較少程度的特定的細節(jié)而實踐。
[0022]方位術(shù)語，諸如“頂”、“底”、“左”、“右”、“上”、“下”、“前”、“后”、“前導(dǎo)”等參照在本文描述的(多個)圖的定向而使用。因為實施例可以被定位在不同的定向，該方位術(shù)語僅用于說明的目的而絕不是限制性的。另外，要理解的是，可以利用其他實施例兵器可以做出結(jié)構(gòu)或邏輯上的改變而不脫離本發(fā)明的精神和范圍。因此，下面的詳細說明不應(yīng)被視為具有限制意義，并且本發(fā)明的范圍由所附的權(quán)利要求所限定。
[0023]此外，一個實施例中的特定特征或方面可以僅相對于若干實施方式中的一個，這些特征或方面可以與其它實施方式的一種或多種其他特征或方面相結(jié)合，如對于任何給定或特定的應(yīng)用而言可能期望的及有利的，除非另外特別指出或者除非技術(shù)上的限制。此外，在某種程度上，術(shù)語“包括”、“具有”、“包含”或其他變體都在詳細描述或權(quán)利要求中使用，這些術(shù)語旨在作為包容性的，以類似于術(shù)語“包括”的方式。術(shù)語“示例性”僅意味著作為示例，而非最好或最佳的。也應(yīng)當(dāng)理解，本文所描述的特征和/或元件為簡單和便于理解起見以相對于彼此的特定尺寸被圖示特定的尺寸，并且實際的尺寸可以與本文中所示出的顯著不同。
[0024]如用在本說明書中，術(shù)語“鍵合”、“附著”、“連接”、“耦合”和/或“電連接/電耦合”并不意味著表示該元件或?qū)颖仨氈苯勇?lián)系在一起；也可以在“鍵合的”、“附著的”、“連接的”、“耦合的”和/或“電連接/電耦合的”元件之間分別設(shè)置中間元件或?qū)印Ｈ欢鶕?jù)本公開，上述術(shù)語可任選地還具有特定的含義使該元件或?qū)又苯咏佑|在一起，即，在“鍵合的”、“附著的”、“連接的”、“耦合的”和/或“電連接/電耦合的”元件之間分別不設(shè)置中間元件或?qū)印?br> [0025]在下面進一步描述的(多個)半導(dǎo)體芯片可以是不同類型的，可以通過不同的技術(shù)來制造，并且可以包括，例如，集成的電、光電或機電電路和/或無源器件。(多個)半導(dǎo)體芯片例如可以被配置作為(多個)功率芯片，諸如功率MOSFET (金屬氧化物半導(dǎo)體場效應(yīng)晶體管)、IGBT(絕緣柵雙極晶體管)、JFET(結(jié)型柵場效應(yīng)晶體管)、功率雙極晶體管或功率二極管。此外，(多個)半導(dǎo)體芯片可以包括控制電路、微處理器或微機電部件。(多個)半導(dǎo)體芯片不需要從特定的半導(dǎo)體材料制成，例如S1、SiC, SiGe、GaAs、以及進而可以包含不是半導(dǎo)體的無機和/或有機材料，諸如絕緣器件、塑料器件或金屬器件。
[0026]特別是，可以涉及具有垂直結(jié)構(gòu)的(多個)半導(dǎo)體芯片，也就是說，(多個)半導(dǎo)體芯片可以以這樣的方式被制作，使電流以垂直于(多個)半導(dǎo)體芯片的主表面的方向流動。具有垂直結(jié)構(gòu)的半導(dǎo)體芯片尤其是在它的兩個主表面上可具有接觸焊盤，也就是說在其底側(cè)和頂側(cè)。特別是，(多個)功率芯片，即(多個)功率半導(dǎo)體芯片，可以具有垂直結(jié)構(gòu)。通過舉例的方式，功率芯片的源極電極和柵極電極，例如功率MOSFET芯片，可以位于一個主表面上，而功率芯片的漏極電極被布置在另一主表面上。
[0027]此外，本文所描述的芯片封裝件可以包括(多個)邏輯集成電路芯片((多個)邏輯芯片)，其可以控制芯片封裝件的其他(多個)半導(dǎo)體芯片。例如，功率芯片的柵既電極可通過來自邏輯芯片的電跡線來控制。在(多個)邏輯芯片的一個實施例中可具有非垂直結(jié)構(gòu)，該非垂直結(jié)構(gòu)包括具有芯片接觸電極的有源主表面與不具有芯片接觸電極的無源主表面。
[0028](多個)半導(dǎo)體芯片可以具有接觸焊盤(或電極)，其允許形成與包括在(多個)半導(dǎo)體芯片中的集成電路的電接觸。電極可被全部僅布置在半導(dǎo)體芯片的一個主表面上或被布置在半導(dǎo)體芯片的兩個主表面上。它們可以包括被施加到半導(dǎo)體芯片的半導(dǎo)體材料的一個或多個電極金屬層。電極金屬層可以以任何期望的幾何形狀和任何期望的材料組合物所制造。例如，它們可以包括或由選自以下組分的組的材料制成:Cu、N1、NiSn、Au、Ag、Pt、Pd、這些金屬的一種或多種的合金、導(dǎo)電有機材料、或?qū)щ姲雽?dǎo)體材料。
[0029]一個或多個半導(dǎo)體芯片可以被安裝在芯片載體上且被嵌入絕緣層合結(jié)構(gòu)中。絕緣層合結(jié)構(gòu)可以包括至少一個電絕緣層。該至少一個電絕緣層可以具有箔或薄片的形狀，其被層合在(多個)半導(dǎo)體芯片和載體的頂部上，或者其被層合到另一電絕緣層上。電絕緣層可以由聚合物材料制成。在一個實施例中，電絕緣層可以由涂有金屬層的聚合物材料所制成，該金屬層例如為銅層(所謂的RCC(背膠銅箔)箔)。可施加熱和壓力以適于將電絕緣層附著到底層結(jié)構(gòu)的時間。在層合期間，電絕緣箔片或薄片能夠流動(即處于塑性狀態(tài))，使得在(多個)半導(dǎo)體芯片或者在芯片載體上或例如芯片載體可形成其一部分的引線框架的其它部分上的其它拓撲結(jié)構(gòu)之間的縫隙被填充有電絕緣箔或薄片的聚合物材料。
[0030]電絕緣層可以由任何適當(dāng)?shù)挠操|(zhì)塑料、熱塑性或熱固性材料或?qū)雍喜牧现瞥伞Ｔ谝粋€實施例中，電絕緣層可以由預(yù)浸材料(預(yù)浸潰纖維的略稱)，其由例如纖維氈和樹脂的組合制成，該纖維氈例如玻璃或碳纖維，該樹脂例如硬質(zhì)塑料材料。硬質(zhì)塑料樹脂可以例如基于環(huán)氧樹脂而制成。預(yù)浸材料是本領(lǐng)域已知的，并且通常用于制造PCB (印刷電路板)。在另一個示例中，電絕緣層可以由顆粒增強層合樹脂層制成。顆粒也可以由與預(yù)浸層的纖維相同的材料制成。在一個示例中，電絕緣層可以由未填充的層合樹脂層制成。如上面所提到的，該樹脂例如可以是熱固性樹脂。在又一示例中，電絕緣層可以由熱塑性材料制成，其通過在層合期間施加壓力和熱而熔化并且根據(jù)冷卻和壓力釋放而(可逆地)硬化。由熱塑性材料制成的層合樹脂層也可以是不被填充的，纖維增強的或顆粒增強的。熱塑性材料例如可以是聚醚酰亞胺(PEI)、聚醚砜(PES)、聚苯硫醚(PPS)或聚酰胺-酰亞胺(PAI)的組中的一種或多種材料。
[0031]絕緣層合結(jié)構(gòu)可以包括被施加到絕緣層合結(jié)構(gòu)的電絕緣層的表面的至少一個導(dǎo)電層，以便于為芯片封裝件的部件之間的電再分配提供電跡線或焊盤。導(dǎo)電層例如可以是金屬層。導(dǎo)電層可以通過使用沉積工藝施加到電絕緣層，該沉積工藝諸如化學(xué)氣相沉積、物理氣相沉積、化學(xué)和電化學(xué)技術(shù)，例如濺射、電流電鍍或化學(xué)電鍍。在其它實施例中，例如導(dǎo)電箔的導(dǎo)電層可作為整體被施加，例如通過使用層合技術(shù)。應(yīng)當(dāng)理解，任何這樣的術(shù)語如“施加”或“沉積”意在字面上涵蓋所有將各層施加在彼此上的種類和技術(shù)。
[0032]導(dǎo)電層可以出于電再分配的目的被構(gòu)造成提供電跡線或焊盤。通過舉例的方式，絕緣層合結(jié)構(gòu)的結(jié)構(gòu)化導(dǎo)電層可以定義再分配層。可以使用各種技術(shù)以用于產(chǎn)生結(jié)構(gòu)化導(dǎo)電層。通過舉例的方式，可通過(部分)蝕刻來產(chǎn)生結(jié)構(gòu)化導(dǎo)電層。取決于導(dǎo)電材料，可以使用不同的蝕刻劑，其中，例如為氯化銅、氯化鐵、HF、NaOH, HNO3> K3Fe (CN) 6和KI。蝕刻可以通過使用用于掩蓋不被蝕刻的導(dǎo)電層的區(qū)域的掩模來完成。掩模可以是在導(dǎo)電層上施加的結(jié)構(gòu)性有機掩模層。結(jié)構(gòu)化有機掩模層可以通過諸如模板印刷、絲網(wǎng)印刷或噴墨印刷之類的印刷技術(shù)被施加。在另一個實施例中，例如光刻膠的有機材料的連續(xù)層可以被施加到導(dǎo)電層和隨后結(jié)構(gòu)化，例如通過光刻以產(chǎn)生結(jié)構(gòu)化的有機掩模層。例如，可以使用旋涂法來施加有機材料的連續(xù)層。在其他示例中，可以通過諸如銑削或沖壓之類的材料加工技術(shù)產(chǎn)生結(jié)構(gòu)化導(dǎo)電層。
[0033]絕緣層合結(jié)構(gòu)可以進一步包括貫通連接以便于提供通過絕緣層合結(jié)構(gòu)的電絕緣層的電耦合。通過示例的方式貫通連接可以耦合芯片封裝件(諸如芯片載體)的導(dǎo)電元件，(多個)半導(dǎo)體芯片的接觸焊盤或絕緣層合結(jié)構(gòu)的結(jié)構(gòu)化導(dǎo)電層。貫通連接可以是過孔(垂直互連接入)。貫通連接或過孔可由開口和填充該開口的導(dǎo)電材料構(gòu)成。該開口可以以另一導(dǎo)電元件的一部分被暴露的方式垂直地穿過該至少一個電絕緣層。該開口可通過例如常規(guī)的鉆孔、激光鉆孔、化學(xué)蝕刻、或任何適當(dāng)?shù)姆椒ǘa(chǎn)生。可以執(zhí)行利用導(dǎo)電材料填充開口，例如，通過化學(xué)氣相沉積、物理氣相沉積、化學(xué)和電化學(xué)方法、或任何其它適當(dāng)?shù)募夹g(shù)。
[0034]其上安裝有(多個)半導(dǎo)體芯片的導(dǎo)電芯片載體形成芯片封裝件的一部分。通過舉例的方式，導(dǎo)電芯片載體可以形成引線框的一部分。(多個)半導(dǎo)體芯片可以被安裝在引線框架的這部分。絕緣層合結(jié)構(gòu)的電絕緣層可被層合到引線框架上并且安裝到其上的(多個)半導(dǎo)體芯片建立覆蓋并嵌入(多個)半導(dǎo)體芯片的層合結(jié)構(gòu)。
[0035]通過舉例的方式，導(dǎo)電芯片載體可以，例如，是PCB(印刷電路板)。印刷電路板可以具有至少一個PCB絕緣層及附于該絕緣層的結(jié)構(gòu)化PCB金屬箔層。PCB絕緣層通常基于環(huán)氧樹脂、聚四氟乙烯、芳族聚酰胺纖維或碳纖維制成，并且可以包括加固裝置，諸如纖維氈，例如玻璃纖維或碳纖維。(多個)半導(dǎo)體芯片被安裝在結(jié)構(gòu)化PCB金屬箔層上。因而，在電絕緣層的層合之后，芯片封裝件可以實際上是在其中集成有一個或多個裸芯片的多層PCB。
[0036]通過舉例的方式，導(dǎo)電芯片載體可以包括陶瓷的板或涂有金屬層的陶瓷的板。例如，這種載體可以是DCB(直接銅鍵合的)陶瓷襯底。
[0037](多個)半導(dǎo)體芯片是經(jīng)由鍵合層被鍵合到導(dǎo)電芯片載體上。在一個實施例中，鍵合層是由焊料，例如軟焊、硬焊或擴散焊所制成的。如果擴散焊接被用作連接技術(shù)，焊料材料被使用，其導(dǎo)致在(多個)半導(dǎo)體芯片的電極焊盤、擴散焊鍵合層和基于界面擴散工藝的芯片載體之間的界面處的焊接操作的結(jié)束之后的金屬間相。通過舉例的方式，也可以使用諸如以下所列的焊料材料，例如，AuSn> AgSn> CuSn> Agin、Auln、Culn、AuS1、Sn或Au。
[0038]此外，(多個)半導(dǎo)體芯片可以通過使用可基于環(huán)氧樹脂或其他聚合物材料并富含例如金、銀、鎳或銅顆粒的導(dǎo)電粘合劑被鍵合到芯片載體以便于提供導(dǎo)電性。另外，也能夠通過施加所謂的納米膠或者通過直接沉積金屬顆粒及通過隨后執(zhí)行燒結(jié)工藝以產(chǎn)生燒結(jié)的金屬顆粒層來制備包含電互連顆粒的層。
[0039]在一個實施例中，無源部件可以被嵌入到芯片封裝件的絕緣層合結(jié)構(gòu)中。無源部件可以包括至少一個無源電子器件，諸如電阻器、電容器或電感器。無源部件可包括(多個)集成無源器件，諸如IPD (集成無源器件)芯片。iro芯片可通過諸如薄膜和光刻技術(shù)之類的標(biāo)準(zhǔn)晶片制作技術(shù)來制作。用于IPD芯片的襯底可以是比如硅、氧化鋁或玻璃的襯底。另一種用于Iro芯片的制作技術(shù)可以是例如硅的3D無源集成。無源部件可選地可以是裸iro芯片。在其它實施例中，包括至少一個無源器件(例如iro芯片)的無源部件可以具有通過層合或模塑技術(shù)形成的殼體。該殼體可以包括電跡線，其將無源部件的至少一個無源電子器件耦合到無源部件的表面上的接觸焊盤。無源部件(或無源器件封裝件)的接觸焊盤可以與針對半導(dǎo)體芯片所描述的相類似。通過舉例的方式，嵌入到芯片封裝件的絕緣層合結(jié)構(gòu)中并具有諸如(多個)功率芯片和/或(多個)邏輯芯片的(多個)嵌入式半導(dǎo)體芯片的無源部件可以提供各種優(yōu)點，例如，集成器件的高密度，芯片封裝件的高功能性以及在芯片封裝件中的電子器件的簡單3D封裝。
[0040]圖1A中概略地圖示了芯片封裝件100A的截面圖。芯片封裝件100A包括導(dǎo)電芯片載體10。如上所述，芯片載體10可以是平坦的金屬板。金屬板的材料可以是銅、鋁或任何其它合適的材料。通過舉例的方式，芯片載體10可以是引線框架或其一部分。在另一個實施方式中，芯片載體10可以包括或由塑料或被涂覆有導(dǎo)電層陶瓷材料制成，該導(dǎo)電層例如為金屬箔。
[0041 ] 至少一個邏輯芯片20和/或至少一個功率芯片22可以被安裝到導(dǎo)電芯片載體10上。半導(dǎo)體芯片20和例如(可選的)半導(dǎo)體芯片22可以被安裝到芯片載體10的底側(cè)上。在另一個實施方式中，半導(dǎo)體芯片20和22可以被安裝到芯片載體10的頂側(cè)上，或者半導(dǎo)體芯片20和22可以被安裝到芯片載體10的不同側(cè)上。邏輯芯片20可以具有非垂直結(jié)構(gòu)，該非垂直結(jié)構(gòu)具有無源表面和與無源表面相對的有源表面。邏輯芯片20的無源表面可以朝向?qū)щ娦酒d體10并且可以通過電絕緣層21附著到導(dǎo)電芯片載體10。邏輯芯片20的有源表面可以具有被電耦合到邏輯芯片20的集成電路的接觸焊盤(未示出)。
[0042]在圖1A中所示的實施方式中，邏輯芯片20的有源表面可以具有至少兩個接觸焊盤。邏輯芯片20的第一接觸焊盤例如可以被耦合到功率芯片22，以便于控制例如功率芯片22的柵極電極(未不出)。功率芯片22可以具有垂直結(jié)構(gòu)。在一個實施方式中,漏極電極可以是在功率芯片22的一個主表面上并且源極和柵極電極可以是在功率芯片22的另一主表面上。如以舉例的方式在圖1中示出，功率芯片22的漏極電極可以被附著到導(dǎo)電芯片載體10。與漏極電極相對的柵極電極(未示出)可以被耦合到邏輯芯片20，如以上所述。功率芯片22的源極電極(未示出)可以被連接到任何適當(dāng)?shù)碾娺B接，例如被連接到芯片封裝件10A的電源端子焊盤。
[0043]芯片封裝件100A可以進一步包括無源部件24。無源部件24可以包括至少一個無源器件，諸如電容器、電阻器、電感器、或?qū)崿F(xiàn)上述無源器件中的一個或多個的iro芯片。無源部件24可以進一步包括例如通過層合或模塑技術(shù)制成的殼體。無源部件24可以具有在一個主表面上或在兩個主表面上的接觸焊盤(未示出)。無源部件24的接觸焊盤(未示出)可以被電耦合到無源部件24的至少一個無源器件。無源部件24的頂側(cè)可以具有被耦合到無源部件24的至少一個無源器件的至少一個接觸焊盤。在另一個實施方式中，無源部件24可以不具有布置在其頂側(cè)表面上的接觸焊盤。如圖1A所示，無源部件24的底側(cè)例如可以配備有至少一個接觸焊盤(未示出)，其被連接到耦合無源部件24和邏輯芯片20的電跡線或貫通連接31。
[0044]芯片封裝件100A可以進一步包括絕緣層合結(jié)構(gòu)30，其嵌入有導(dǎo)電芯片載體10、邏輯芯片20、功率芯片22和無源部件24。絕緣層合結(jié)構(gòu)30可以包括至少一個電絕緣層。在一個實施例中，如例如在圖1A中所示出的，絕緣層合結(jié)構(gòu)30的至少一個電絕緣層可以由第一電絕緣層30a來表示。第一電絕緣層30a可以被層合到芯片載體10的底側(cè)上，使得半導(dǎo)體芯片20和22被安裝在其上，并被層合到無源部件24的底側(cè)上。第一電絕緣層30a可以部分地或完全地覆蓋無源部件24的一個或所有側(cè)壁和主表面。它可以進一步部分地或完全地覆蓋背向芯片載體10的半導(dǎo)體芯片20和(可選的)半導(dǎo)體芯片22，并且可以在不被半導(dǎo)體芯片20和22所覆蓋的區(qū)域部分地或完全地覆蓋芯片載體10的底側(cè)。無源部件24的頂側(cè)和芯片載體10的頂側(cè)例如可以保持不被第一電絕緣層30a所覆蓋。
[0045]絕緣層合結(jié)構(gòu)30還可以包括貫通連接或過孔31，其提供垂直地穿過絕緣層合結(jié)構(gòu)30的至少一個電絕緣層的至少一個電連接，例如，通過如在圖1A中圖示的第一電絕緣層30a。另外，貫通連接31可以從功率芯片22的接觸焊盤(未示出)、邏輯芯片20或無源部件24延伸到絕緣層合結(jié)構(gòu)30的第一電絕緣層30a的底側(cè)。
[0046]絕緣層合結(jié)構(gòu)30還可以包括至少一個結(jié)構(gòu)化導(dǎo)電層。第一結(jié)構(gòu)化導(dǎo)電層32可以被施加在絕緣層合結(jié)構(gòu)30的底側(cè)，例如，如在圖1A中圖示的電絕緣層30a的底側(cè)。第一結(jié)構(gòu)化導(dǎo)電層32可以包括用于電再分配的電跡線或焊盤。通過舉例的方式，第一結(jié)構(gòu)化導(dǎo)電層32可以包括一個耦合功率芯片22與邏輯芯片20的部分和耦合邏輯芯片20與無源部件24的另一部分。
[0047]在如圖1B所示的另一實施例中，絕緣層合結(jié)構(gòu)30可以包括第二電絕緣層30b，其可以被層合到芯片載體10的頂側(cè)上。第二電絕緣層30b可以部分地或完全地覆蓋芯片載體10的頂側(cè)。
[0048]此外，如圖1B圖示的，層合結(jié)構(gòu)30可以包括第三絕緣層30c，其可以被層合到電絕緣層30a的底側(cè)上。在芯片封裝件100B的實施方式中，第一結(jié)構(gòu)化導(dǎo)電層32被施加到第三電絕緣層30c的底側(cè)上。耦合第一結(jié)構(gòu)化導(dǎo)電層和例如功率芯片22、邏輯芯片20、或無源部件24的該貫通連接31可以垂直地延伸通過電絕緣層30a和30b。
[0049]在一個實施例中，第二結(jié)構(gòu)化導(dǎo)電層(未示出)可以被施加到絕緣層合結(jié)構(gòu)30的頂側(cè)，即第二電絕緣層30b的頂側(cè)。第二結(jié)構(gòu)化導(dǎo)電層可以被配置作為耦合到芯片封裝件100B的部件的芯片封裝件100B的外部端子并被配置為被耦合諸如應(yīng)用板的外部電路。
[0050]在另一個實施方案中，第三結(jié)構(gòu)化導(dǎo)電層(未不出)可以被施加于絕緣層合結(jié)構(gòu)30的第一電絕緣層30a與第二電絕緣層30b之間。可選地，第三結(jié)構(gòu)化導(dǎo)電層可以被用作再分配層以用于提供類似于第一結(jié)構(gòu)化電絕緣層32的封裝內(nèi)(package-1nternal)電互連。
[0051]無源部件24也可能不像圖1B所示般被層合于絕緣層合結(jié)構(gòu)30的第一電絕緣層30a與第二電絕緣層30b之間，而是在第一電絕緣層30a與第三間電絕緣層30c之間。
[0052]圖2圖示了芯片封裝件200的示例性實施方式。無需贅言，上面所述的技術(shù)、層、材料和方法也可以被應(yīng)用到在下面進一步解釋的圖2中的實施方式。
[0053]芯片封裝件200可以包括芯片載體，不失一般性，它在以下通過例如引線框架210來例示。引線框架210(即芯片載體)可以具有介于100微米與500微米的范圍內(nèi)的厚度，更具體地說約250微米。引線框架210可以包括第一部分210_1、第二部分210_2、第三部分210_3和第四部分210_4，它們彼此分離。引線框架210可以是導(dǎo)電的，并且例如可以由銅制成。
[0054]芯片封裝200可以是包括至少兩個芯片的多芯片封裝件，該兩個芯片例如一個邏輯芯片和一個功率芯片。通過舉例的方式，如圖2所示，芯片封裝件200可以進一步包括邏輯芯片220、第一功率芯片222，以及例如第二功率芯片226。芯片220、222和226可以被安裝到引線框架210的底側(cè)上。在另一實施方式中，芯片220、222和226可以被安裝到引線框架210的頂側(cè)上，或者可以被安裝到引線框架210的不同側(cè)上。如圖2所示，邏輯芯片220和功率芯片222可以被安裝到引線框架210的第一部分210_1的底側(cè)上并且功率芯片226可以被安裝到引線框架210的第二部分210_2的底側(cè)上。
[0055]如之前所描述的，邏輯芯片220可以具有非垂直的芯片結(jié)構(gòu)，它包括例如半導(dǎo)體芯片的接觸焊盤的有源主表面以及不具有接觸焊盤的無源主表面。邏輯芯片220的無源主表面可以通過電絕緣層221從導(dǎo)電引線框架210電絕緣。例如，電絕緣層221例如可以是電絕緣性粘合劑。在一個實施方式中，電絕緣層221可以被集成到邏輯芯片221并作為芯片結(jié)構(gòu)的一部分，例如作為諸如氧化物或氮化物層之類的硬鈍化層。
[0056]此外，例如，第一和第二功率芯片222和226可以具有垂直芯片結(jié)構(gòu)。因而，通過舉例的方式，功率芯片222和226的漏極電極焊盤(未在圖2中示出)可以分別被機械地安裝并被電耦合到引線框架部分210_1和210_2。功率芯片222和226背向引線框架210的相對的主表面可以提供用于源極電極(未示出)和柵極電極(未示出)的接觸焊盤。例如，第一功率芯片222的源極電極可以被耦合到第二部分210_2并且第二功率芯片226的源極電極可以被耦合到引線框架210的第三部分210_3。第一功率芯片222的柵極電極可以被耦合到邏輯芯片220的接觸焊盤。并且，第二功率芯片226的柵極電極可以被耦合到邏輯芯片220 (然而這沒有在圖2中示出)，因為連接跡線可能在截面圖的平面以外。
[0057]芯片封裝件200可以進一步包括無源部件224。無源部件224可以被安裝到引線框架210的第四部分210_4的底側(cè)上。在另一個實施方式中，無源部件224可以被安裝到芯片載體210的第四部分210_4的頂側(cè)上，或者無源部件224可以被安裝到引線框架210的另一部分上。在一個實施方式中，無源部件224的頂側(cè)可以具有至少一個接觸焊盤(未示出)，其被電耦合到無源部件224的至少一個無源器件。如圖2所示，無源部件224的頂側(cè)可以被機械地安裝并被直接耦合到引線框架210的第四部分210_4。在另一個實施方式中，無源部件224的頂側(cè)在該表面上可以不具有接觸焊盤。無源部件224的底側(cè)，如圖2的實施方式中所示，可以具有多個(例如5個)接觸焊盤，其由連接到接觸焊盤的貫通連接231間接地示出。
[0058]芯片封裝件200可以進一步包括絕緣層合結(jié)構(gòu)230。絕緣層合結(jié)構(gòu)230可以以同樣的方式并且以如上相對于圖1A和圖1B所述相同的程度被嵌入引線框架210、邏輯芯片220、第一功率芯片222、第二功率芯片226和無源部件224。也就是說，在一個實施例中，絕緣層合結(jié)構(gòu)230可以包括被安裝到引線框架210的底側(cè)上的第一電絕緣層230a，被安裝到引線框架210的頂側(cè)上的可選的第二電絕緣層230b，以及被附著到第一電絕緣層230a的底側(cè)的可選的第三電絕緣層230c，其中邏輯芯片220、第一功率芯片222、第二功率芯片226和無源部件224被安裝到第一電絕緣層230a上。第一電絕緣層230a的厚度可以介于50微米與500微米之間，且更具體地說，大約為100微米。第二電絕緣層230b的厚度可以介于20微米與100微米之間，且更具體地說，大約為45微米。第三電絕緣層230c的厚度可以介于20微米與200微米之間，且更具體地說，大約為50微米。
[0059]第二電絕緣層230b可以被省略。在這種情況下，它對應(yīng)于圖1A的芯片封裝件100A的實施方式，引線框架210的部分210_1、210_2、210_3和/或210_4中的一個或多個的頂側(cè)可以保持暴露并且本身可以用作被配置為安裝到熱沉上或應(yīng)用板上的外部端子。
[0060]此外，芯片封裝件200例如可以包括第一結(jié)構(gòu)化導(dǎo)電層232、第二結(jié)構(gòu)化導(dǎo)電層236和第三結(jié)構(gòu)化導(dǎo)電層234。第三結(jié)構(gòu)化導(dǎo)電層234可以被嵌入在絕緣層合結(jié)構(gòu)230的兩個電絕緣層之間，例如在層230a和230c之間。第一結(jié)構(gòu)化導(dǎo)電層232可以被施加到絕緣層合結(jié)構(gòu)230的底側(cè)表面。第二結(jié)構(gòu)化導(dǎo)電層236可以被施加到絕緣層合結(jié)構(gòu)230的頂側(cè)表面。
[0061]第一結(jié)構(gòu)化導(dǎo)電層232和第三結(jié)構(gòu)化導(dǎo)電層234可以用作電再分配結(jié)構(gòu)，其提供介于邏輯芯片220、功率芯片222和226、無源部件224和/或引線框架210的部分210_1、210_2、210_3、210_4的電極焊盤之間的互連。第三結(jié)構(gòu)化導(dǎo)電層234是可選的并且在不需要它的情況下可以被省略。第一和第三導(dǎo)電層232和234的厚度可以在5微米和100微米之間，且更具體地說，大約為40微米。
[0062]如圖2中圖示的第二結(jié)構(gòu)化導(dǎo)電層236可以被配置作為芯片封裝件200的外部接觸焊盤(即外部端子)。第二結(jié)構(gòu)化導(dǎo)電層236例如可以包括被電耦合到引線框架的第一部分210_1的第一外部接觸焊盤，被電連接到第二部分210_2的第二外部接觸焊盤，被電連接到第三部分210_3的第三外部接觸焊盤以及被電耦合到第四部分210_4的第四外接觸焊盤。第二結(jié)構(gòu)化導(dǎo)電層236可以任選地由安裝在層236的頂部上的附加層238所加固。層238可以是金屬層，諸如銅層，以用于例如外部接觸焊盤焊接到應(yīng)用板。也就是說，第二結(jié)構(gòu)化導(dǎo)電層236與可選的加強層238可以限定芯片封裝件200的覆蓋區(qū)。第二結(jié)構(gòu)化導(dǎo)電層236加上可選的加強層238的厚度可以介于5微米與100微米之間，且更具體地說，大約為50微米。
[0063]芯片封裝件200的絕緣層合結(jié)構(gòu)230可以包括至少一個過孔或貫通連接231。該至少一個貫通連接231可以提供通過絕緣層合結(jié)構(gòu)230的一個或多個電絕緣層的電連接，例如通過層230a、230b、和/或230c。通過舉例的方式，引線框架210和/或半導(dǎo)體芯片220、222、226和無源部件224的接觸焊盤的底側(cè)可以通過貫通連接231被電耦合到第三結(jié)構(gòu)化導(dǎo)電層234或耦合到第一結(jié)構(gòu)化導(dǎo)電層232。第一結(jié)構(gòu)化導(dǎo)電層232可以通過貫通連接231被電耦合到第三結(jié)構(gòu)化導(dǎo)電層234。第二結(jié)構(gòu)化導(dǎo)電層236例如可以通過貫通連接231被電耦合到引線框架210的頂側(cè)。
[0064]在圖2中所示的芯片封裝件200可以任選地包括施加到具有第一結(jié)構(gòu)化導(dǎo)電層232在其上的絕緣層合結(jié)構(gòu)230的底側(cè)的電絕緣層240。例如，電絕緣層240可以通過層合方法或通過任何其它適當(dāng)?shù)姆椒ǘ┘印ｋ娊^緣層240可以部分地或完全地覆蓋第一結(jié)構(gòu)化導(dǎo)電層232。電絕緣層240可以用作保護層以便于防止受到環(huán)境的攻擊，例如由機械、化學(xué)或其它類型的沖擊造成的芯片封裝件200的底側(cè)的可能損壞。
[0065]在圖3中示出了芯片封裝件300的一個實施方式。圖3中的芯片封裝件300的實施方式與圖2中的芯片封裝件200的實施方式相同，不同之處在于無源部件324沒有被安裝到引線框架310。此外，引線框架310例如可以只包括三個部分，第一部分310_1、第二部分310_2和第三部分310_3。
[0066]如圖3所示，無源部件324通過層合技術(shù)可被嵌入在絕緣層和結(jié)構(gòu)330的第一電絕緣層330a與第三電絕緣層330c之間。在另一個實施方式中，無源部件324可以通過層合技術(shù)被嵌入在第一電絕緣層330a的頂側(cè)處，類似于圖1A的芯片封裝件100A的實施方式，使得第二電絕緣層230b被施加或不被施加在第一電絕緣層330a的頂側(cè)上。在該實施方式中，第三電絕緣層330c可以在不需要的情況下被省略。
[0067]芯片封裝件300的無源部件324可以具有底側(cè)，該底側(cè)可以具有耦合到無源部件324的至少一個無源器件的接觸焊盤。如通過貫通連接331被附著到無源部件324的底側(cè)所示，無源部件324可以包括多個(例如至少五個)接觸焊盤。無源部件的頂側(cè)可以不具有接觸焊盤。在其他實施方式中，無源部件324的頂側(cè)可以包括接觸焊盤。
[0068]圖4圖示了與在圖3中的芯片封裝件300的實施例相同或類似的示范性芯片封裝件400的實施方式，不同的是無源部件424的頂側(cè)具有至少一個連接焊盤，其被直接連接到芯片封裝件400的外部端子或者其本身被配置作為芯片封裝件400的外部端子。無源部件424的頂側(cè)可以保持不被絕緣層和結(jié)構(gòu)430的任何電絕緣層所覆蓋。
[0069]在芯片封裝件400的實施方式中，在絕緣層合結(jié)構(gòu)430被施加到芯片封裝件400之后，芯片封裝件424可以被插入到絕緣層合結(jié)構(gòu)430中，該絕緣層合結(jié)構(gòu)430包括第一電絕緣層430a、第二電絕緣層430b和第三電絕緣層430c。這可以在通過例如常規(guī)的鉆孔、激光鉆孔、蝕刻、沖壓、或通過任何其它適當(dāng)?shù)姆椒ú迦胄酒庋b件424之前通過在絕緣層合結(jié)構(gòu)430的頂側(cè)中形成開口而實施。該開口可以在層合之后或?qū)雍现氨恍纬?即可以是預(yù)先形成的開口)。該開口可以被形成在絕緣層合結(jié)構(gòu)430的頂側(cè)的一部分處，其在垂直投影中是在引線框架410的一部分的輪廓的橫向外側(cè)。該開口的至少一個或所有橫向尺寸可以對應(yīng)于芯片封裝件424的至少一個或所有的橫向尺寸。該開口的深度可以是至少第二電絕緣層430b的厚度，并且可以通過第一電絕緣層430a延伸到第三電絕緣層430c中。無源部件424可以以具有被配置作為例如外部端子的接觸焊盤的頂側(cè)與絕緣層合結(jié)構(gòu)430的頂側(cè)在相同的平面的方式被插入到開口中。任選地，第二結(jié)構(gòu)化導(dǎo)電層436和在層436的頂部上的加強層438可以覆蓋并耦合到無源部件424的外部端子。如上文所述，具有加強層438在頂部的第二結(jié)構(gòu)化導(dǎo)電層436可以限定芯片封裝件400的覆蓋區(qū)。無源部件424可以被直接耦合到芯片封裝件400的覆蓋區(qū)或者可以是芯片封裝件400的覆蓋區(qū)的一部分。
[0070]在另一個實施方式中，無源部件424可以從絕緣層合結(jié)構(gòu)430的底側(cè)，即從第三電絕緣層430c的底側(cè)或者從第一電絕緣層430a的底側(cè)，以與上文所述類似的方式被插入到絕緣層壓結(jié)構(gòu)430中。在該情況下，無源部件424的外部端子可以經(jīng)由再分配結(jié)構(gòu)和/或貫通連接被連接到第二結(jié)構(gòu)化導(dǎo)電層436以便于被耦合到芯片封裝件400的覆蓋區(qū)。
[0071]圖5圖示了示例性芯片封裝件500的實施方式。無需贅言，上文所描述的技術(shù)、層、材料和方法也可以被應(yīng)用到在下面進一步解釋的圖5中的實施方式。
[0072]芯片封裝件500可以包括具有多個單獨部分，例如第一部分510_1、第二部分510_2、第三部分510_3和第四部分510_4的導(dǎo)電引線框架510。引線框架可以例如由銅所制成。此外，引線框架510可以具有在100微米與500微米之間的范圍內(nèi)的厚度，并且更具體地說，大約為250微米。
[0073]芯片封裝500可以包括無源部件524，其可以被定位在由引線框架所限定的平面內(nèi)或穿過該平面，該平面例如由引線框架510的下表面或上表面所定義。無源部件524可以從引線框架510分離。無源部件524可以在其頂側(cè)上和/或在其底側(cè)上具有接觸焊盤。如上所述，接觸焊盤通過附著到相應(yīng)的接觸焊盤的貫通連接531所間接地指示。
[0074]另外，無源部件524可以被配置為用作針對半導(dǎo)體芯片的載體。如圖在圖5的實施方式中所示，無源部件524的底側(cè)的一部分可以被用于將半導(dǎo)體芯片安裝到其上。無源部件524的底側(cè)表面和/或頂側(cè)表面可以分別與引線框架的底和/或頂表面共面。半導(dǎo)體芯片可以被安裝到無源部件524的底側(cè)上，并且可以形成堆疊式器件，即無源部件524與半導(dǎo)體芯片的堆疊。在另一個實施方式中，半導(dǎo)體芯片可以被安裝到無源部件524的頂側(cè)上。同樣在另一個實施方式中，無源部件524和半導(dǎo)體芯片的堆疊可以在封裝過程期間，例如在半導(dǎo)體芯片被安裝到引線框架上時被產(chǎn)生。在另一個實施例中，無源部件524和半導(dǎo)體芯片的堆疊作為一個整體可以被預(yù)先制造并層合到芯片封裝件500中。
[0075]安裝到芯片封裝件500中的無源部件524的底側(cè)的半導(dǎo)體芯片例如可以是邏輯芯片520。邏輯芯片520可以被安裝成使其無源表面(在邏輯芯片520的頂側(cè))在無源部件524的底側(cè)上被引導(dǎo)。在無源部件524與邏輯芯片520之間，可以施加電絕緣層521。如上所述，電絕緣層521例如可以是用于將芯片520附著到無源部件524的電絕緣粘合劑。在另一實施方式中，電絕緣層521可以構(gòu)成邏輯芯片520的一部分并且邏輯芯片520可以通過任何適當(dāng)?shù)姆椒ū话惭b到無源部件524上。邏輯芯片520的有源表面可以是邏輯芯片520的底側(cè)。如圖5所示，邏輯芯片510例如可以包括六個接觸焊盤，其通過貫通連接531被附著到邏輯芯片520而被間接地示出。接觸焊盤中的一個或多個(例如兩個)可以在無源部件524的底側(cè)處被耦合到接觸焊盤。
[0076]芯片封裝件500可以進一步包括第一功率芯片522和第二功率芯片526。第一功率芯片522可以被附著到引線框架510的第一部分510_1。第二功率芯片526可以被附著到引線框架510的第二部分510_2。功率芯片522和526可以具有垂直結(jié)構(gòu)。功率芯片的漏極電極，其可以在功率芯片522和526的頂側(cè)，可以被機械地安裝并電耦合到引線框架510。電源芯片522和526的相對的表面，其背向弓I線框架510，可以提供功率芯片的源極電極(未示出)和柵極電極(未示出)的接觸焊盤。
[0077]芯片封裝件500進一步包括絕緣層合結(jié)構(gòu)530。以與結(jié)合圖1A、1B和2所描述的相同的方法和相同的程度，絕緣層合結(jié)構(gòu)530可以嵌入具有功率芯片522和526安裝在其上的引線框架510以及具有邏輯芯片520安裝在其上的無源部件524。也就是說，在一個實施例中，絕緣層合結(jié)構(gòu)530可以包括第一電絕緣層530a，其被施加到具有功率芯片522和526被安裝在其上的引線框架510的底側(cè)上并被施加到具有邏輯芯片520被安裝在其上的無源部件524的底側(cè)上。絕緣層合結(jié)構(gòu)530可以進一步包括可選地安裝在引線框架510和無源部件524的頂側(cè)上的第二電絕緣層530b以及可選地被附著到第一電絕緣層530a的底側(cè)的第三電絕緣層530c。第一電絕緣層530a的厚度可以在50微米與500微米之間，更具體地說大約為100微米。第二電絕緣層530b的厚度可以在20微米與100微米之間，更具體地說大約為45微米。第三電絕緣層530c的厚度可以在20微米與200微米之間，更具體地說大約為50微米。
[0078]第二電絕緣層530b可以被省略。在該情況下，引線框架510的部分510_1、510_2、510_3和/或510_4的一個或多個的頂側(cè)可以保持暴露并且其本身可以用作被配置為安裝在熱沉上或應(yīng)用板上的外部端子。
[0079]此外，芯片封裝件500可以包括以下部件:第一結(jié)構(gòu)化導(dǎo)電層532 ;第二結(jié)構(gòu)化導(dǎo)電層536 ;第三結(jié)構(gòu)化導(dǎo)電層534 ;加強層538 ;至少一個貫通連接531 ;以及保護的電絕緣層540。芯片封裝件500的這些部件的這些特征和布置方式，其也包括在芯片封裝件200中，可以與用于芯片封裝200的相同或相似。因此，為了避免重復(fù)，對于這些部件可以參考芯片封裝件200的描述。與芯片封裝件200的一個差異是第二結(jié)構(gòu)化導(dǎo)電層536額外包括被電耦合到無源部件524的第五外部接觸焊盤(外部端子)。
[0080]圖6顯示了示例性芯片封裝件600。芯片封裝件600的實施方式與圖5中的芯片封裝件500的實施方式相同或相似，不同之處在于代替無源部件524的是，邏輯芯片620可以被定位在由引線框架610所限定的平面內(nèi)或穿過該平面(例如通過引線框架610的下表面或上表面)并且可以被配置為用作無源部件624的載體。為了避免重復(fù)，除非另外指出，對于芯片封裝件600的部件的特征和布置方式可以參考芯片封裝件200的描述特別是芯片封裝件500的描述。
[0081]在芯片封裝件600的實施方式中，無源部件624可以被安裝到邏輯芯片620的底側(cè)上。此外，邏輯芯片620可以具有例如作為有源表面的頂側(cè)和具有例如附加的接觸焊盤(例如通過TSV(硅通孔)產(chǎn)生的)的底側(cè)。底側(cè)的其中無源部件624可以被安裝的一部分可以不具有接觸焊盤。可選地，電絕緣層621可以被施加在邏輯芯片620與無源部件624之間。
[0082]圖7示出了示例性芯片封裝件700。芯片封裝件700的實施方式與在圖5中的芯片封裝件500的實施方式相同或相似，不同之處在于邏輯芯片720可以具有通孔723，例如TSV，其將邏輯芯片720的底側(cè)電耦合到在其頂側(cè)的接觸焊盤，該通孔本身在無源部件724的底側(cè)處被耦合到接觸焊盤。為了避免重復(fù)，除非另外指出，對于芯片封裝件700的部件的特征和布置方式可以參考芯片封裝件200的描述特別是芯片封裝件500的描述。
[0083]邏輯芯片720可以具有作為無源表面的頂側(cè)和底側(cè)，該底側(cè)可以是具有被耦合到邏輯芯片720的集成電路的接觸焊盤(未示出)的有源表面。邏輯芯片720的至少一個通孔或硅通孔(TSV) 723可以連接到在邏輯芯片720的頂側(cè)的至少一個接觸焊盤。
[0084]在一個實施例中，邏輯芯片720可以通過由上述的焊料形成的鍵合層被附著到無源部件724。至少一個焊球725可以被施加到在邏輯芯片720的頂側(cè)處的至少一個接觸焊盤，以用于將邏輯芯片720機械地附著并電耦合到無源部件724的底側(cè)。此外，邏輯芯片720的頂側(cè)可以包括焊球725的陣列。焊球725的陣列可以被耦合到無源部件724的接觸焊盤的相應(yīng)陣列。
[0085]此外，邏輯芯片720被安裝在倒裝芯片取向的無源部件724上也是可能的。在該情況下，邏輯芯片720的有源表面面對無源部件724的底表面。例如，TSV可被省略。在這兩種情況下(正常和倒裝芯片安裝)，在邏輯芯片720通過焊球725被附著到無源部件724之后，電絕緣層723 (例如所謂的底部填充層)可以任選地被施加在邏輯芯片720與無源部件724之間。
[0086]任何其他適當(dāng)?shù)姆椒梢员挥脕韺⒃谶壿嬓酒?20的頂側(cè)處的接觸焊盤機械地附著及電耦合到在無源部件724的底側(cè)處的接觸焊盤。例如，可以使用如上文所述的導(dǎo)電粘合劑。
[0087]在一個實施方式中，無源部件724和邏輯芯片720的堆疊可以在封裝過程期間，例如當(dāng)功率芯片722和726可以被安裝到引線框架710上時被實施。然而，在另一個實施方式中，無源部件724和邏輯芯片720的堆疊可以提前進行并且預(yù)制作的堆疊器件可以作為一個整體被嵌入在芯片封裝件700中。
[0088]圖8顯示了示例性芯片封裝件800的一個實施方式。芯片封裝件800的實施方式與圖5中的芯片封裝件500的實施方式相同，不同之處在于功率芯片822和826也安裝在無源部件828_1和828_2上，其中，無源部件828_1和828_2的表面可以至少部分地或完全地分別由金屬層829_1和829_2涂覆。為了避免重復(fù)，除非另外指出，對于芯片封裝件800的部件的特征和布置方式可以參考芯片封裝件200的描述特別是芯片封裝件500的描述。
[0089]如圖8所示，芯片封裝件800的引線框810的第一部分810_1和第二部分810_2對應(yīng)于芯片封裝件500的引線框架510的第三部分510_3和第四部分510_4。此外，芯片封裝件500的引線框架510的第一部分510_1和第二部分510_2在圖8的實施方式中被無源部件828_1和828_2代替。
[0090]金屬層829_1和829_2可以部分地或完全地覆蓋無源部件828_1和828_2的至少一個側(cè)壁和/或至少一個或兩個主表面。通過舉例的方式，半導(dǎo)體芯片822的輪廓可以在無源部件828_1的底表面上限定表面區(qū)域，其中金屬層829_1覆蓋例如等于或超過或無源部件828_1的整體底表面的或表面區(qū)域的50%，80%或100%。金屬層829_1和829_2可以用作電觸點，例如半導(dǎo)體功率芯片822、826各自的漏極觸點，以及作為熱導(dǎo)體以用于將在功率半導(dǎo)體芯片822、826產(chǎn)生的熱量驅(qū)散到芯片封裝件800的外部接觸焊盤836。在芯片封裝件800的實施方式中，金屬層829_1和829_2例如可以被完全涂在無源部件828_1或828_2的所有側(cè)/表面以提供最小電阻和最大傳熱能力。在該實施方式中，芯片封裝件800的其它元件的布置和特征，諸如貫通連接831或第一和第三結(jié)構(gòu)化導(dǎo)電層832和834，可以是類似于芯片封裝件500的實施方式。在另一個實施方式中，金屬層829_1或829_2可以是結(jié)構(gòu)化層，其提供從無源部件828_1和828_2的底表面延伸至其頂表面的電和熱跡線。通過舉例的方式，金屬層829_1和829_2可以由銅制成。
[0091]功率芯片822可以在無源部件828_1的底側(cè)被機械地安裝及電耦合到金屬層829_1。以同樣的方式，功率芯片826可以在無源部件828_2的底側(cè)被機械地安裝及電耦合到金屬層829_2。功率芯片822和826可以以相同的方式被附著到無源部件828_1和828_2，該方式例如為功率芯片222和226可被附著到在芯片封裝件200的實施方式中的引線框元件210_1和210_2。換言之，具有涂覆在其表面上的金屬層829_1和/或829_2的無源部件828_1和/或828_2可以被用作芯片載體而取代例如引線框架。涂覆有金屬的無源部件828_1和/或828_2的底側(cè)表面和/或和頂側(cè)表面以及例如無源部件824的底側(cè)表面和/或頂側(cè)表面可以是共面的。在芯片封裝件800中，芯片載體(引線框架)完全由無源部件828_1、828_2和824實現(xiàn)是可能的。在該情況下，不需要引線框架。
[0092]在一個實施例中，在其表面上涂覆有金屬層829_1或829_2的無源部件828_1或828_2和在其上的各自的功率芯片822或826的堆疊可以在封裝過程期間產(chǎn)生，例如在施加絕緣層合結(jié)構(gòu)830的第一電絕緣層830a之前。在另一個實施例中，在其表面上涂覆有金屬層829_1或829_2的無源部件828_1或828_2和在其上的各自的功率芯片822或826的堆疊器件作為一個整體可以被預(yù)先制造并被嵌入層合結(jié)構(gòu)830。
[0093]圖9顯示了示例性芯片封裝件900的一個實施方式。芯片封裝件900的實施方式與圖5中的芯片封裝件500的實施方式相同或相似，不同之處在于無源部件924和邏輯芯片920的堆疊可以被安裝在引線框架910的第一部分910_1上。為了避免重復(fù)，除非另外指出，對于芯片封裝件900的部件的特征和布置方式可以參考芯片封裝件200的描述特別是芯片封裝件500的描述。
[0094]在一個實施例中，無源部件924的頂側(cè)可以安裝到弓丨線框架910的第一部分910_1的底側(cè)上，其中無源部件924不被電連接到引線框架910。在另一個實施方式中，無源部件924的頂側(cè)的至少一個接觸焊盤可以被電耦合到引線框910。無源部件924可以被附著到引線框910的第一部分910_1，例如經(jīng)由如上所述的鍵合層或粘合劑。此后，邏輯芯片920的頂側(cè)可以被施加到無源部件924的底側(cè)并使得電絕緣層921被施加在其間。邏輯芯片920的頂側(cè)可以是無源側(cè)或例如有源側(cè)(例如，當(dāng)使用如前所述的倒裝芯片安裝技術(shù)時)。
[0095]無源部件924和邏輯芯片920的堆疊可以被預(yù)先制造，使得該堆疊可作為一個整體被安裝到引線框架的第一部分910_1的底側(cè)上。
[0096]無源部件924與半導(dǎo)體芯片的堆疊可以尤其是與圖7中的芯片封裝件700或圖8中的芯片封裝件800的實施方式的描述相類似。例如，邏輯芯片920可以包括通孔，其類似于通孔723，被耦合到無源部件924，或金屬層可以類似于金屬層829_1或829_2至少部分地被涂覆到無源部件924上。在進一步的實施方式中，無源部件924和半導(dǎo)體芯片的堆疊可以被電耦合到引線框910的第一部分910_1。
[0097]無源部件924和邏輯芯片920的堆疊可以被安裝到引線框架910的第一部分910_1上，在其上還安裝有另一個半導(dǎo)體芯片，例如功率半導(dǎo)體芯片922。再次，在另一個實施方式中，無源部件924和邏輯芯片920的堆疊可以被安裝到引線框架910不具有半導(dǎo)體芯片被附著到例如引線框架910的第四部分910_4的一部分。
[0098]在所示的芯片封裝件的所有實施方式中，芯片封裝件可以被配置作為半橋電路。半橋電路可以具有至少一個無源部件，其包括至少一個無源器件，諸如電感器、電容器、電阻器、或IPD (集成無源器件)，其按照本文的描述所實現(xiàn)。
[0099]在圖1至圖9中所示的所有芯片封裝件可以以類似的過程被制造。用于制造具有如圖5至圖9中所示的半導(dǎo)體芯片和無源部件的堆疊的芯片封裝件的一個示例性過程在圖10中被圖示。
[0100]根據(jù)圖10，用于制造具有無源部件和半導(dǎo)體芯片的堆疊的芯片封裝件的方法可以包括，在SI，將第二半導(dǎo)體芯片和無源部件安裝在彼此上已提供堆疊器件。在S2，至少一個第一半導(dǎo)體芯片被安裝到導(dǎo)電芯片載體上。在S3，電絕緣層被層合在導(dǎo)電芯片載體、至少一個第一半導(dǎo)體芯片和堆疊器件之上。
[0101]根據(jù)芯片封裝件的不同實施方式，可以添加其它過程。例如，在進行S3的層合之前，堆疊器件可以被安裝在導(dǎo)電載體上。此外，在S3之前，堆疊器件可以以隔開的關(guān)系相對于導(dǎo)電芯片載體被放置。
[0102]雖然具體的實施方式已經(jīng)在本文中圖示和描述，但本領(lǐng)域的普通技術(shù)人員將理解多種替代和/或等同實施方式可在不脫離本發(fā)明的范圍下取代所示和所述的具體實施例。本申請旨在涵蓋本文所討論的具體實施例的任何適配或變化。因此，其意圖是，本發(fā)明只能由權(quán)利要求及其等同物所限定。
【權(quán)利要求】
1.一種芯片封裝件，包括: 導(dǎo)電芯片載體； 至少一個第一半導(dǎo)體芯片，被附著到所述導(dǎo)電芯片載體； 無源部件；以及 絕緣層合結(jié)構(gòu)，嵌入有所述導(dǎo)電芯片載體、所述至少一個第一半導(dǎo)體芯片和所述無源部件。
2.根據(jù)權(quán)利要求1所述的芯片封裝件，其中所述無源部件包括選自由以下項構(gòu)成的組的至少一個無源器件:電阻器、電容器和電感器。
3.根據(jù)權(quán)利要求1所述的芯片封裝件，其中所述無源部件包括被配置作為集成無源器件的至少一個半導(dǎo)體芯片。
4.根據(jù)權(quán)利要求1所述的芯片封裝件，其中所述無源部件包括層合的殼體。
5.根據(jù)權(quán)利要求1所述的芯片封裝件，其中所述無源部件被安裝在所述導(dǎo)電芯片載體上。
6.根據(jù)權(quán)利要求1所述的芯片封裝件，其中所述絕緣層合結(jié)構(gòu)包括第一電絕緣層和第二電絕緣層，并且其中所述無源部件被安裝在所述第一電絕緣層上并被嵌入所述第二電絕緣層中。
7.根據(jù)權(quán)利要求1所述的芯片封裝件，其中所述無源部件穿過由所述導(dǎo)電芯片載體所定義的平面。
8.根據(jù)權(quán)利要求1所述的芯片封裝件，其中所述無源部件的接觸焊盤被耦合到所述至少一個第一半導(dǎo)體芯片的接觸焊盤。
9.根據(jù)權(quán)利要求1所述的芯片封裝件，其中所述無源部件的接觸焊盤被配置作為所述芯片封裝件的外部接觸焊盤。
10.根據(jù)權(quán)利要求1所述的芯片封裝件，其中所述至少一個第一半導(dǎo)體芯片包括功率芯片或邏輯芯片。
11.根據(jù)權(quán)利要求1所述的芯片封裝件，進一步包括第二半導(dǎo)體芯片，其中所述第二半導(dǎo)體芯片和所述無源部件被安裝在彼此上。
12.根據(jù)權(quán)利要求11所述的芯片封裝件，其中所述第二半導(dǎo)體芯片包括有源表面和無源表面，并且其中所述第二半導(dǎo)體芯片的所述無源表面被安裝到所述無源部件。
13.根據(jù)權(quán)利要求11所述的芯片封裝件，其中所述第二半導(dǎo)體芯片的至少一個電接觸焊盤被鍵合到所述無源部件的接觸焊盤。
14.根據(jù)權(quán)利要求11所述的芯片封裝件，其中所述第二半導(dǎo)體芯片包括電接觸元件和通孔，所述電接觸元件布置在所述第二半導(dǎo)體芯片的無源表面上，所述通孔穿過所述第二半導(dǎo)體芯片并電連接到所述無源表面上的所述電接觸元件。
15.根據(jù)權(quán)利要求11所述的芯片封裝件，其中所述第二半導(dǎo)體芯片是邏輯芯片。
16.根據(jù)權(quán)利要求11所述的芯片封裝件，其中所述無源部件穿過由所述導(dǎo)電芯片載體所定義的平面。
17.根據(jù)權(quán)利要求11所述的芯片封裝件，其中所述第二半導(dǎo)體芯片穿過由所述導(dǎo)電芯片載體所定義的平面。
18.根據(jù)權(quán)利要求11所述的芯片封裝件，其中所述無源部件被安裝在所述導(dǎo)電芯片載體上，并且所述第二半導(dǎo)體芯片被安裝在所述無源部件上。
19.根據(jù)權(quán)利要求15所述的芯片封裝件，其中所述至少一個第一半導(dǎo)體芯片是功率芯片。
20.—種芯片封裝件，包括: 無源部件； 金屬層，至少部分地覆蓋所述無源部件的至少一個主表面； 至少一個第一半導(dǎo)體芯片，被附著到所述金屬層；以及 絕緣層合結(jié)構(gòu)，嵌入有所述無源部件和所述至少一個第一半導(dǎo)體芯片。
21.根據(jù)權(quán)利要求20所述的芯片封裝件，其中所述金屬層是結(jié)構(gòu)化金屬層，所述結(jié)構(gòu)化金屬層包括電氣再分配結(jié)構(gòu)的導(dǎo)電路徑。
22.根據(jù)權(quán)利要求20所述的芯片封裝件，其中所述金屬層至少部分地覆蓋相對的主表面和所述無源部件的至少一個側(cè)表面。
23.一種制作芯片封裝件的方法，包括: 將第二半導(dǎo)體芯片和無源部件安裝在彼此上以提供堆疊器件； 將至少一個第一半導(dǎo)體芯片安裝到導(dǎo)電芯片載體上；并且 將電絕緣層層合到所述導(dǎo)電芯片載體、所述至少一個第一半導(dǎo)體芯片、以及所述堆疊器件上。
24.根據(jù)權(quán)利要求23所述的方法，進一步包括: 在層合之前將所述堆疊器件以隔開的關(guān)系放置到所述導(dǎo)電芯片載體。
25.根據(jù)權(quán)利要求23所述的方法，進一步包括: 在層合之前將所述堆疊器件安裝在所述導(dǎo)電芯片載體上。
【文檔編號】H01L23/31GK104377172SQ201410361357
【公開日】2015年2月25日 申請日期:2014年7月25日 優(yōu)先權(quán)日:2013年7月26日
【發(fā)明者】K·霍塞尼, J·馬勒, G·邁耶-伯格 申請人:英飛凌科技股份有限公司