本發明總體涉及用于制造封裝中的功率半導體的組件的方法和系統。

背景技術：

1、傳統上，功率半導體通過引線鍵合、焊接電連接到外部組件，并與用于熱傳輸的導電基板熱接觸。需要多個層來實現功率半導體上的引線鍵合的布線，例如鋁金屬化部、焊料層和鈍化層。

2、當組件由于熱膨脹系數失配和熱梯度而承受熱機械應力時，互連可能被損壞，最終導致功率半導體的故障。

3、引線鍵合的替代選擇是將功率半導體嵌入到印刷電路板(pcb)中。連接由激光鉆孔的微通孔制成。雖然連接的寄生電感得到改善，但是在熱應力和機械應力下的微通孔的柔性不是最佳的。

4、為了克服上述問題，提出了由微米/納米銅線構成的軟互連。納米線具有高縱橫比，這表示其高度是其直徑的許多倍大。這種尺寸規格提供了在機械應力下變形的柔性。它們具有相對高的密度，形成納米線森林，從而有效地傳輸電流和熱量。

5、由于功率半導體與印刷電路板之間的熱效應而產生的機械位移通過納米線的變形而被吸收，而不會損壞納米線。銅納米線制造方法可以通過經由用作模板的多孔膜進行電沉積來執行，在納米線實現后多孔膜被溶解。

技術實現思路

1、本公開旨在提供非常可靠且易于實現的在封裝中的功率半導體的制造方法及組件以及包括針對應力非常穩健的功率半導體的封裝。

2、為此，本公開涉及一種用于制造在封裝中的具有電極的功率半導體的方法，所述方法包括以下步驟：

3、-在功率半導體的整個頂面和底面上設置掩蔽膜，并在電極之上形成開口，

4、-在經掩蔽的功率半導體的頂面和底面上設置導電層，

5、-在功率半導體的電極和納米線之上定位模板，

6、-在功率半導體的電極之上電沉積導電材料以用于納米線形成，納米線形成在模板內進行，

7、-去除掩蔽膜和掩蔽膜之上的材料，

8、-將功率半導體插入預浸料面板的空腔中，

9、-固化預浸料面板，

10、-溶解模板，

11、-在經固化的預浸料面板的頂部和底部上以及功率半導體的在兩個電極金屬化部之間的部分之上設置預浸料，

12、-在所設置的預浸料的表面沉積導電層，

13、-固化所設置的預浸料，

14、-在固化預浸料之后，在包括至少一個功率半導體的面板的頂部和底部上設置導電層，

15、-蝕刻在位于功率半導體的在兩個電極金屬化部之間的部分之上的經固化的預浸料之上的導電層的部分。

16、因此，可以在功率半導體的每個電極上生長高縱橫比納米線。納米線的尺寸由膜的孔的尺寸給出。與銅填充的微通孔相比，納米線的彈性更高。

17、此外，納米線在處理步驟和移動步驟期間由膜保護。膜的溶解在最后一刻實現。

18、根據特定特征，每個模板重新覆蓋位于電極之上的導電層的部分以及位于掩蔽膜之上的導電層的部分。

19、本發明還涉及一種功率半導體的封裝，所述封裝包括：

20、-在功率半導體的每個電極之上的導電層，

21、-納米線，所述納米線位于在電極之上的導電層的部分之上，

22、-經固化的預浸料，所述經固化的預浸料位于功率半導體的每一側上并且在將兩個電極分開的掩蔽膜的部分之上，

23、-在納米線之上的導電層，在功率半導體的每個電極之上的導電層、納米線和在納米線之上的導電層形成單個導體單元。

24、因此，所獲得的結構適合在傳導電流和熱量的同時承受機械變形。

25、根據特定特征，納米線的高度在納米線的寬度的30倍至100倍之間。

26、因此，即便盡管疊層中的熱膨脹系數(cte)不同，也實現了管芯與封裝之間的柔性結合。

27、根據特定特征，在功率半導體的每個電極之上的導電層充當將熱量從功率半導體傳走的熱界面。

28、因此，功率設備的結溫得到控制。根據特定特征，納米線由諸如銅、鎳、鋁、銀、金或碳、或者上述材料的合金的導電和導熱材料制成。

29、因此，實現管芯與功率封裝之間的電鏈接。根據特定特征，納米線覆蓋電極表面的50％至90％。

技術特征：

1.一種用于制造在封裝中的具有電極的功率半導體的方法，所述方法包括以下步驟：

2.根據權利要求1所述的方法，其特征在于，每個模板重新覆蓋位于所述電極之上的導電層的部分以及位于所述掩蔽膜之上的導電層的部分。

3.一種功率半導體的封裝，所述封裝包括：

4.根據權利要求3所述的封裝，其特征在于，所述納米線的高度在所述納米線的寬度的30倍至100倍之間。

5.根據權利要求3或4所述的封裝，其特征在于，所述在所述功率半導體的每個電極之上的導電層充當將熱量從所述功率半導體傳走的熱界面。

6.根據權利要求3至5中的任一項所述的封裝，其特征在于，所述納米線由諸如銅、鎳、鋁、銀、金或碳、或者上述材料的合金的導電和導熱的材料制成。

7.根據權利要求3至6中的任一項所述的封裝，其特征在于，所述納米線覆蓋電極表面的50％至90％。

技術總結
本發明涉及用于制造功率半導體的封裝的方法和包括功率半導體的封裝。封裝包括：在功率半導體的每個電極之上的導電層；在電極之上的導電層的部分之上的納米線；在功率半導體的每一側上并且在將兩個電極分開的掩蔽膜的部分之上的經固化的預浸料；以及納米線之上的導電層，在功率半導體的每個電極之上的導電層、納米線、以及在納米線之上的導電層形成單個導體單元。

技術研發人員：J·莫蘭德
受保護的技術使用者：三菱電機株式會社
技術研發日：
技術公布日：2025/4/28