本發明涉及集成電路封裝,具體地說是一種用于芯片高速端口的高帶寬差分引線鍵合結構。
背景技術:
1、引線鍵合(wire?bonding)是集成電路封裝中的一道重要工序,它通過金屬鍵合線(binding?wire)將芯片裸片(die)上的焊盤(pad)與載板(substrate)上的焊盤相連,使芯片裸片中的電路能與外部進行連接、通電。差分信號是一種通過雙線傳輸的信號,其中正端傳輸正極性信號,負端傳輸負極性信號,接收端通過比較兩個信號的差值來識別信號,具有較強的抗干擾能力。
2、參閱圖1,傳統差分引線鍵合結構:包括芯片裸片(101)、載板(102)、芯片裸片焊盤(103)、鍵合線(104)、載板焊盤(105)組成。四個芯片裸片焊盤(103)自左向右分別記為第一、第二、第三、第四芯片裸片焊盤,四個載板焊盤(105)自左向右分別記為第一、第二、第三、第四載板焊盤。其中,第一、第四芯片裸片焊盤為芯片的接地(gnd,圖中標記為g),第二芯片裸片焊盤為芯片的差分信號正端(圖中標記為sp),第三芯片裸片焊盤為芯片的差分信號負端(圖中標記為sn)。第一、第二、第三、第四芯片裸片焊盤分別與第一、第二、第三、第四載板焊盤通過鍵合線相連,可把芯片裸片上的四個端口引出到外部。然而,鍵合線并非理想導線,存在一定寄生電感。隨著頻率增大,寄生電感引起的阻抗失配更加嚴重,惡化了信號完整性,成為限制芯片端口帶寬提升的瓶頸之一。因此,降低鍵合線的寄生電感,是提高芯片端口帶寬的關鍵。
3、綜上所述,現有技術的引線鍵合結構阻抗失配嚴重,鍵合線寄生電感降低了芯片端口帶寬,嚴重惡化了信號完整性,大大限制了芯片端口的帶寬提升。
技術實現思路
1、本發明的目的是針對現有技術的不足而提供的一種高帶寬引線鍵合結構,采用差分信號正端與負端鍵合線交疊設置的引線鍵合結構,降低寄生電感、增大寄生電容,從而提升芯片端口帶寬,結構簡單,較好解決了鍵合線寄生電感降低芯片端口帶寬的問題,具有良好的運用前景和商業開發價值。
2、本發明的目的是這樣實現的:一種高帶寬差分引線鍵合結構,其特點是該引線鍵合結構包括:鍵合線、載板以及放置在載板上的芯片裸片,所述芯片裸片上的四個裸片焊盤,自左向右分別記為第一、第二、第三、第四芯片裸片焊盤;所述第一、第四裸片焊盤為芯片的接地,第二裸片焊盤為芯片的差分信號正端,第三裸片焊盤為芯片的差分信號負端;所述載板上的四個載板焊盤,自左向右分別記為第一、第二、第三、第四載板焊盤;所述第一、第二、第三、第四裸片焊盤與第一、第二、第三、第四載板焊盤為平行擺放且一一對應;所述鍵合線為四根用于連接裸片焊盤和載板焊盤的連接;所述載板可以是印制電路板(pcb)或封裝基板(package?substrate)或中介層(interposer)等任意材質;所述差分信號的定義可交換,即可以將第二裸片焊盤定義為芯片的差分信號負端、第三芯片裸片焊盤定義為芯片的差分信號正端;所述高帶寬差分引線鍵合結構中,可以僅引出芯片的差分信號,不引出接地,即可以刪除連接第一裸片焊盤、第四裸片焊盤、第一載板焊盤、第四載板焊盤的兩根鍵合線。
3、本發明與現有技術相比具有以下有益的技術效果和顯著的技術進步:
4、1)差分信號正端與負端的鍵合線交疊,降低了鍵合線的互感,使芯片端口帶寬提升;
5、2)差分信號正端與負端的鍵合線交疊,增大了鍵合線之間的寄生電容,在高頻段補償寄生電感,使芯片端口帶寬提升;。
6、3)可應用于射頻、光通信等需要高帶寬芯片端口的領域。
1.一種高帶寬差分引線鍵合結構,包括載板以及放置在載板上的芯片裸片,芯片裸片上的第一裸片焊盤和第四裸片焊盤為芯片的接地端口,第二裸片焊盤為芯片的差分信號正端,第三裸片焊盤為芯片的差分信號負端;載板上的四個焊盤分別為第一、第二、第三和第四載板焊盤,其特征在于,所述第一裸片焊盤和第四裸片焊盤由兩接地鍵合線分別與第一載板焊盤、第四載板焊盤連接;所述第二裸片焊盤由一信號鍵合線與第三載板焊盤連接;所述第三裸片焊盤由另一信號鍵合線與第二載板焊盤連接,組成差分信號正端與負端鍵合線交疊設置的引線鍵合結構。
2.根據權利要求1所述的高帶寬差分引線鍵合結構,其特征在于,所述芯片裸片上的四個焊盤與載板上的四個焊盤為平行設置且一一對應。
3.根據權利要求1所述的高帶寬差分引線鍵合結構,其特征在于,所述載板為印制電路板、封裝基板或任意材質的中介層。
4.根據權利要求1所述的高帶寬差分引線鍵合結構,其特征在于,所述差分信號的正端和負端為可交換定義,即將第二裸片焊盤定義為芯片的差分信號負端;第三裸片焊盤定義為芯片的差分信號正端。
5.根據權利要求1所述的高帶寬差分引線鍵合結構,其特征在于,所述高帶寬差分引線鍵合結構采用第一裸片焊盤與第一載板焊盤或第四裸片焊盤與第四載板焊盤連接的任意一組焊盤引出芯片接地的鍵合結構。