背景技術(shù)：

1、本公開總體上涉及半導(dǎo)體器件技術(shù)領(lǐng)域，并且更具體地，涉及包括位于頂部電極和底部電極之間的電阻擴(kuò)展層的電阻隨機(jī)存取存儲器(rram)單元。

2、金屬-絕緣體-金屬(mim)器件可以用在集成電路中。mim器件包括位于金屬板之間的mim電介質(zhì)，金屬板形成所述mim器件的電極。mim器件用于各種應(yīng)用，諸如動態(tài)隨機(jī)存取存儲器(dram)電容器和解耦電容器，以及用于rram器件。

3、典型的rram器件包括典型的rram單元，其中細(xì)絲形成層串聯(lián)并且對兩個電極沒有阻抗。通常是絕緣的細(xì)絲形成層可通過在施加足夠高的電壓之后形成的細(xì)絲或?qū)щ娐窂絹韺?dǎo)電。傳導(dǎo)路徑可以由不同的機(jī)制產(chǎn)生，包括空位或金屬缺陷遷移。一旦形成細(xì)絲，它就可以由另一電壓復(fù)位(斷開，導(dǎo)致高電阻)或置位(重新形成，導(dǎo)致較低電阻)。因此，在一種操作狀態(tài)下，存在通過細(xì)絲形成層的至少一個電流路徑。

4、對于將在傳統(tǒng)高電壓應(yīng)用中利用的傳統(tǒng)rram單元，此高電壓通常在rram單元的輸入電極處減小。在圖1a的現(xiàn)有技術(shù)rram單元100和圖1b的現(xiàn)有技術(shù)電路中示例性地描述了對該問題的解決方案，其中通過大順應(yīng)性電阻器(例如，晶體管)在rram單元100處逐步降低或降低電壓。順應(yīng)性電阻器通常已與rram單元100串聯(lián)放置，并且已相對地減小rram單元100所經(jīng)歷的電壓。傳統(tǒng)上，將順應(yīng)性電阻器放置在rram單元100的外部(即，不在其中的頂部電極106與底部電極110之間)。rram單元100和電路可以導(dǎo)致(多個)細(xì)絲104相對較窄(例如，在它們的形成中相對較少的氧空位等)，從而分別導(dǎo)致相同或不同rram單元100內(nèi)的(多個)細(xì)絲104兩端的相對較大的電阻可變性。這種電阻變化可能使得這些已知的技術(shù)和結(jié)構(gòu)不適合或不太適于高壓應(yīng)用。

技術(shù)實(shí)現(xiàn)思路

1、在本發(fā)明的一些實(shí)施例中，呈現(xiàn)電阻隨機(jī)存取存儲器rram單元。rram單元包括位于電阻擴(kuò)展層下方并且與電阻擴(kuò)展層直接接觸的底部電極。rram單元還包括在細(xì)絲形成層上方并且與其直接接觸的頂部電極。電流流過頂部電極并且在細(xì)絲形成層內(nèi)產(chǎn)生細(xì)絲，該細(xì)絲將頂部電極的底部與電阻擴(kuò)展層的頂部電連接。電阻擴(kuò)展層將電流從電阻擴(kuò)展層的頂部輻射狀(radially)傳播到電阻擴(kuò)展層的底部而進(jìn)入底部電極中。

2、在一些實(shí)現(xiàn)中，在細(xì)絲形成層的整個上表面與頂部電極的整個底部表面之間不存在阻抗。類似地，在細(xì)絲形成層的整個底表面與電阻擴(kuò)展層的整個上表面之間可以不存在阻抗。同樣地，在電阻擴(kuò)展層的整個底表面和底部電極的整個上表面之間可以沒有阻抗。

3、底部電極、電阻擴(kuò)展層、細(xì)絲形成層和頂部電極的相應(yīng)側(cè)壁可以是共面的。電阻擴(kuò)展層可以在頂部電極和底部電極之間。在一些實(shí)現(xiàn)中，頂部電極可以是氮化鈦(tin)頂部電極，底部電極可以是tin底部電極，細(xì)絲形成層可以是過渡金屬氧化物細(xì)絲形成層，并且電阻擴(kuò)展層可以是碳化鋁(alc)電阻擴(kuò)展層。

4、在本發(fā)明的一些實(shí)施例中，呈現(xiàn)另一電阻隨機(jī)存取存儲器rram單元。rram單元包括位于電阻擴(kuò)展層上方并且與其直接接觸的頂部電極。rram單元還包括位于細(xì)絲形成層下方并且與其直接接觸的底部電極。電流流過底部電極并且在細(xì)絲形成層內(nèi)產(chǎn)生細(xì)絲，該細(xì)絲將底部電極的頂部與電阻擴(kuò)展層的底部電連接。電阻擴(kuò)展層將電流從電阻擴(kuò)展層的底部輻射狀傳播到電阻擴(kuò)展層的頂部而進(jìn)入頂部電極中。

5、在一些實(shí)現(xiàn)中，在細(xì)絲形成層的整個底部表面與底部電極的整個上部表面之間不存在阻抗。類似地，在細(xì)絲形成層的整個上表面和電阻擴(kuò)展層的整個底表面之間不存在阻抗。同樣地，在電阻擴(kuò)展層的整個上表面和頂部電極的整個底表面之間不存在阻抗。

6、在一些實(shí)現(xiàn)中，底部電極、電阻擴(kuò)展層、細(xì)絲形成層及頂部電極的相應(yīng)側(cè)壁是共面的。電阻擴(kuò)展層在頂部電極和底部電極之間。在一些實(shí)現(xiàn)中，頂部電極是氮化鈦(tin)頂部電極，底部電極是tin底部電極，細(xì)絲形成層是過渡金屬氧化物細(xì)絲形成層，并且電阻擴(kuò)展層是碳化鋁(alc)電阻擴(kuò)展層。

7、在本公開的其他實(shí)施例中，提出了一種電阻隨機(jī)存取存儲器(rram)單元的制造方法。該方法包括在底部導(dǎo)線上方且與底部導(dǎo)線垂直地成直線地形成底部電極。該方法還包括在底部金屬絲上直接形成細(xì)絲形成層。該方法還包括在細(xì)絲形成層上直接形成電阻擴(kuò)展層。該方法還包括在細(xì)絲形成層上直接形成頂部電極。

8、在一些實(shí)現(xiàn)中，方法還包括在頂部電極上直接形成犧牲(sacrificial)帽及/或在底部電極的側(cè)壁上、在電阻擴(kuò)展層的側(cè)壁上、在細(xì)絲形成層的側(cè)壁上及在頂部電極的側(cè)壁上形成封裝間隔物。

9、在一些實(shí)現(xiàn)中，該方法還包括在犧牲帽的上表面之上形成層間電介質(zhì)(ild)和/或在ild內(nèi)蝕刻頂部導(dǎo)線槽。該蝕刻移除犧牲帽并且暴露至少部分頂部電極。該方法還包括在頂部導(dǎo)線溝槽內(nèi)和頂部電極的經(jīng)暴露的部分上形成頂部導(dǎo)線。

10、這些實(shí)施例提供了用于增加rram單元的頂部電極和底部電極之間的電阻的方法和結(jié)構(gòu)。這種具有高電阻能力的rram單元可以是未來隨機(jī)存取存儲器實(shí)現(xiàn)和諸如人工突觸的邏輯內(nèi)存儲器應(yīng)用的競爭者。與所有數(shù)字解決方案相比，模擬電阻處理單元(rpu)形式的人工電阻突觸陣列已顯示出具有加速人工神經(jīng)網(wǎng)絡(luò)中的學(xué)習(xí)過程的巨大潛力。在rpu陣列的每個交叉點(diǎn)處的電阻器構(gòu)成神經(jīng)形態(tài)權(quán)重，并且應(yīng)該能夠在電導(dǎo)的大致線性范圍上被編程。高處理吞吐量所需的大rpu陣列需要兆歐量級的交叉點(diǎn)的大電阻值。

11、因此，為了限制電阻可變性，本公開的實(shí)施例認(rèn)識到rram單元可以包括rram單元內(nèi)的電阻擴(kuò)展層，該電阻擴(kuò)展層在串聯(lián)的rram單元的頂部電極和底部電極之間并且相對于細(xì)絲形成層沒有阻抗。在一個實(shí)施例中，電阻擴(kuò)展層可以位于細(xì)絲形成層下方，使得電阻擴(kuò)展層相對于細(xì)絲形成層更靠近底部電極。在另一實(shí)施例中，電阻擴(kuò)展層可以在細(xì)絲形成層上方，使得電阻擴(kuò)展層相對于細(xì)絲形成層更靠近頂部電極。

12、因此，本公開的實(shí)施例導(dǎo)致通過(多個)細(xì)絲的電流被迫輻射狀擴(kuò)展通過電阻擴(kuò)展層，而不是如在rram單元100中那樣均勻地擴(kuò)展通過導(dǎo)電電極。結(jié)果是與細(xì)絲串聯(lián)的高擴(kuò)展電阻，其中細(xì)絲的電阻與細(xì)絲直徑成反比。當(dāng)細(xì)絲電阻遠(yuǎn)小于通過電阻擴(kuò)展層的電阻時，可以通過改變電阻擴(kuò)展層的幾何形狀以及控制細(xì)絲分組的輻射距離(例如，通過控制特定細(xì)絲組內(nèi)的細(xì)絲數(shù)量等)來控制頂部電極和底部電極之間的總電阻。因此，可以減少頂部電極與底部電極之間的總電阻的可變性。

13、本公開的實(shí)施例還導(dǎo)致電流流過電阻擴(kuò)展層，從而在其兩端產(chǎn)生局部電勢降，使得大部分電勢降發(fā)生在數(shù)個細(xì)絲直徑的輻射狀距離內(nèi)。因此，多個細(xì)絲可以獨(dú)立地形成，分開數(shù)個細(xì)絲直徑，其中一個路徑不從其相鄰的路徑竊取電壓。這給出了多絲操作模式，其中頂部電極和底部電極之間的總電導(dǎo)與細(xì)絲的數(shù)目成比例。這里，大量的細(xì)絲有助于減小頂部電極和底部電極之間的總電阻的可變性，這仍然主要由電阻擴(kuò)展層的預(yù)定幾何形狀控制。

14、從結(jié)合附圖進(jìn)行的以下描述中，本公開的各種實(shí)施例的以上和其它方面、特征和優(yōu)點(diǎn)將變得更加清楚。