本申請涉及集成電路，例如涉及一種上電復位檢測電路及芯片。

背景技術：

1、上電復位檢測電路用于芯片提供復位信號，以防止芯片在電源電壓過低(欠壓)的環境中持續工作。由于上電復位檢測電路對電源電壓的檢測有一定的離散范圍，所以一般會將其檢測電壓的最高值設置為芯片的最低工作電壓。但對于nvm(non-volatile?memory，非易失性存儲器)芯片，在上電復位檢測電路的復位信號釋放后，即進入工作模式。這導致芯片內部電路的實際工作電壓必須可以下探到復位檢測電路檢測電壓的最低值，否則就會導致nvm芯片在某些工作場景存在功能異常。

2、如果降低芯片內部電路的工作電壓必然會導致設計難度的增加和成本的增加，且芯片的使用場景也不支持升高芯片的最低工作電壓。

技術實現思路

1、為了對披露的實施例的一些方面有基本的理解，下面給出了簡單的概括。所述概括不是泛泛評述，也不是要確定關鍵/重要組成元素或描繪這些實施例的保護范圍，而是作為后面的詳細說明的序言。

2、本公開實施例提供一種上電復位檢測電路及芯片，以減少上電復位檢測模塊對電源電壓檢測的離散范圍，從而使芯片內部電路工作在更高電壓。

3、在一些實施例中，所述電路包括：偏置生成電路，包括串接的偏置電阻和第二mos管，偏置電阻連接電源電壓，以生成偏置電壓；其中，第二mos管工作于亞閾值區；檢測電路，包括依次串接的第一電阻、第一mos管和第二電阻；第一mos管的柵極和偏置生成電路生成的偏置電壓連接，且第一mos管的漏極電壓作為電源電壓的檢測點電壓；比較電路，分別與偏置生成電路的偏置電壓和檢測電路的檢測點電壓連接，用于比較偏置電壓和檢測點電壓的大小。

4、在一些實施例中，所述芯片包括：芯片本體，及如前述的上電復位檢測電路，與所述芯片本體連接；其中，芯片本體在上電復位檢測電路輸出復位信號時進入工作模式；在檢測點電壓大于預設電壓時，上電復位檢測電路輸出復位信號。

5、本公開實施例提供的上電復位檢測電路及芯片，可以實現以下技術效果：

6、通過偏置生成電路和檢測電路的設計，使得檢測點電壓具有溫度補償功能。即檢測點電壓不隨溫度變化，對電源電壓相對恒定。有助于減少上電復位檢測模塊對電源電壓檢測的離散范圍，使芯片的復位電壓不隨溫度變化。從而使芯片內部電路工作在更高電壓。

7、以上的總體描述和下文中的描述僅是示例性和解釋性的，不用于限制本申請。

技術特征：

1.一種上電復位檢測電路，其特征在于，包括：

2.根據權利要求1所述的電路，其特征在于，第二mos管和第一mos管構成電流鏡，且第二mos管和第一mos管的溝道寬度和長度之比為1：m；

3.根據權利要求1所述的電路，其特征在于，所述比較電路包括：

4.根據權利要求3所述的電路，其特征在于，第五mos管和第六mos管的溝道寬度和長度之比為1：n；其中，n≥1；

5.根據權利要求1所述的電路，其特征在于，通過調整第一電阻和第二電阻的阻值，使檢測點電壓具有零溫度系數。

6.根據權利要求1所述的電路，其特征在于，還包括：

7.根據權利要求1至6任一項所述的電路，其特征在于，還包括：

8.根據權利要求7所述的電路，其特征在于，偏置電阻的阻值大于第一電阻的阻值。

9.根據權利要求7所述的電路，其特征在于，通過調整第一電阻和第二電阻的比值絕對值，及第一電阻和第三電阻的比值絕對值，調節檢測點電壓。

10.一種芯片，其特征在于，包括：

技術總結
本申請涉及集成電路技術領域，公開一種上電復位檢測電路，包括：偏置生成電路，包括串接的偏置電阻和第二MOS管，偏置電阻連接電源電壓，以生成偏置電壓；其中，第二MOS管工作于亞閾值區；檢測電路，包括依次串接的第一電阻、第一MOS管和第二電阻；第一MOS管的柵極和偏置生成電路生成的偏置電壓連接，且第一MOS管的漏極電壓作為電源電壓的檢測點電壓；比較電路，分別與偏置生成電路的偏置電壓和檢測電路的檢測點電壓連接，用于比較偏置電壓和檢測點電壓的大小。該檢測電路有助于減少上電復位檢測模塊對電源電壓檢測的離散范圍，使芯片的復位電壓不隨溫度變化。本申請還公開一種芯片。

技術研發人員：祝賀,黃金煌
受保護的技術使用者：北京紫光青藤微系統有限公司
技術研發日：
技術公布日：2025/3/20