1.一種含失調校正的高速模擬比較器電路，其特征在于，包括三級信號放大級電路和電壓失調校正電路，所述三級信號放大級電路包括級聯的第一級電路部分、第二級電路部分和第三級電路部分；所述第一級電路部分用于提供一個增益來衰減所述第二級電路部分和第三級電路部分的噪聲、失調和回踢；所述第二級電路部分用于以指數方式增加信號的差分輸出；所述第三極電路部分采用雙向鎖存結構來最小化再生時間；所述第一級電路部分還連接有輔助輸入支路；所述電壓失調校正電路用于在校正模式下通過檢測所述三級信號放大級電路的輸出來對所述輔助輸入支路的電容進行充放電，以控制所述輔助支路的共模電平來減小電壓失調。
2.根據權利要求1所述的含失調校正的高速模擬比較器電路，其特征在于，所述第一級電路部分包括第一nmos管、第二nmos管、第三nmos管、第四nmos管、第一pmos管、第二pmos管和第一控制管；所述第一nmos管的柵極作為所述第一級電路部分的第一輸入端，源極與所述第一控制管的漏極相連，漏極與所述第三nmos管的源極相連；所述第二nmos管的柵極作為所述第一級電路部分的第二輸入端，源極與所述第一控制管的漏極相連，漏極與所述第四nmos管的源極相連；所述第三nmos管的柵極與所述第一級電路部分的第一輸出端相連，漏極與所述第一pmos管的漏極相連，并作為所述第一級電路部分的第二輸出端；所述第四nmos管的柵極與所述第一級電路部分的第二輸出端相連，漏極與所述第二pmos管的漏極相連，并作為所述第一級電路部分的第一輸出端；所述第一pmos管的柵極連接時鐘信號，源極與電源端相連，所述第二pmos管的柵極連接時鐘信號，源極與電源端相連；所述第一控制管的柵極連接時鐘信號，源極接地。
3.根據權利要求2所述的含失調校正的高速模擬比較器電路，其特征在于，所述輔助輸入支路包括第一輔助nmos管和第二輔助nmos管，所述第一輔助nmos管的漏極與所述第一nmos管的漏極相連，源極與所述第一控制管的漏極相連；所述第二輔助nmos管的柵極與電容的一端，漏極與所述第二nmos管的漏極相連，源極與所述第一控制管的漏極相連；所述電容的另一端接地。
4.根據權利要求1所述的含失調校正的高速模擬比較器電路，其特征在于，所述第二級電路部分包括第五nmos管、第六nmos管、第三pmos管、第四pmos管和第二控制管，所述第五nmos管的柵極與所述第一級電路部分的第二輸出端相連，漏極與所述第三pmos管的漏極相連，并作為所述第二級電路部分的第一輸出端，源極接地；所述第六nmos管的柵極與所述第一級電路部分的第一輸出端相連，漏極與所述第四pmos管的漏極相連，并作為所述第二級電路部分的第二輸出端，源極接地；所述第三pmos管的柵極與所述第二級電路部分的第二輸出端相連，源極與所述第二控制管的漏極相連；所述第四pmos管的柵極與所述第二級電路部分的第一輸出端相連，源極與所述第二控制管的漏極相連；所述第二控制管的柵極連接時鐘信號的反相信號，源極與電源端相連。
5.根據權利要求1所述的含失調校正的高速模擬比較器電路，其特征在于，所述第三極電路部分包括第七nmos管、第八nmos管、第九nmos管、第十nmos管、第五pmos管、第六pmos管、第七pmos管、第八pmos管和第三控制管，所述第七nmos管的柵極與所述第一級電路部分的第一輸出端相連，漏極與所述第九nmos管的漏極相連，并作為所述第三極電路部分的第二輸出端，源極與所述第三控制管的漏極相連；所述第八nmos管的柵極與所述第一級電路部分的第二輸出端相連，漏極與所述第十nmos管的漏極相連，并作為所述第三極電路部分的第一輸出端，源極與所述第三控制管的漏極相連；所述第九nmos管的柵極與所述第三極電路部分的第一輸出端相連，漏極與所述第五pmos管的漏極相連，源極與所述第三控制管的漏極相連；所述第十nmos管的柵極與所述第三極電路部分的第二輸出端相連，漏極與所述第六pmos管的漏極相連，源極與所述第三控制管的漏極相連；所述第五pmos管的柵極與第二級電路部分的第一輸出端相連，漏極與所述第七pmos管的漏極相連，源極與電源端相連；所述第六pmos管的柵極與第二級電路部分的第二輸出端相連，漏極與所述第八pmos管的漏極相連，源極與電源端相連；所述第七pmos管的柵極連接時鐘信號，源極與電源端相連；所述第八pmos管的柵極連接時鐘信號，源極與電源端相連。
6.根據權利要求1所述的含失調校正的高速模擬比較器電路，其特征在于，所述電壓失調校正電路包括第一與非門、第二與非門、第一與門、第二與門、失調校正pmos管、失調校正nmos管、第一電流源和第二電流源；所述第一與非門的第一輸入端與所述第三極電路部分的第一輸出端相連，第二輸入端與所述第三極電路部分的第二輸出端相連，輸出端與所述第一與門的第一輸入端相連；所述第一與門的第二輸入端連接cal信號，輸出端分別與所述第二與非門的第二輸入端和第二與門的第二輸入端相連；所述第二與非門的第一輸入端與所述第三極電路部分的第一輸出端相連，輸出端與所述失調校正pmos管的柵極相連；所述第二與門的第一輸入端與所述第三極電路部分的第二輸出端相連，輸出端與所述失調校正nmos管的柵極相連；所述失調校正pmos管的源極與所述第一電流源的正極相連，漏極與所述失調校正nmos管的漏極相連；所述失調校正nmos管的源極與所述第二電流源的負極相連；所述失調校正nmos管的漏極還與所述輔助輸入支路的電容相連；所述第一電流源的負極與電源端相連，所述第二電流源的正極接地。