本發(fā)明屬于集成電路，更具體地，涉及基于非易失性單元的運算放大器失調電壓修調校準裝置及方法。

背景技術：

1、運算放大器(簡稱運放)是信號處理系統(tǒng)中的關鍵組成部分，廣泛應用于各類電子設備和復雜的模擬芯片及數(shù)模混合芯片中。運放主要采用cmos工藝制造，隨著工藝制程的進步，cmos技術使得集成電路的集成度和功耗水平不斷優(yōu)化。通常情況下，運放的輸入級由差分放大器組成，理想的差分運放內部結構高度對稱，使得電路各支路保持平衡。

2、理論上，運算放大器在兩個輸入電壓完全相等時，輸出應為零。但隨著器件尺寸的逐漸縮小，尤其在先進制程中，當工藝特征尺寸接近原子尺度和光刻機射線波長時，器件溝道長度和寬度的誤差比例逐漸增大，難以實現(xiàn)理想?yún)?shù)的器件，藝失配導致輸入支路的非對稱性，使輸出不可能絕對為零，從而使得運放不可避免地產(chǎn)生失調電壓。

3、此前提出了幾種傳統(tǒng)的輸入失調電壓修調校準方案，電阻熔絲修調方案精度有限且占用較大面積；金屬薄膜激光修調需昂貴設備且無法封裝內調整；數(shù)字動態(tài)修系統(tǒng)復雜性和成本高。

4、現(xiàn)有技術公開號為cn115833761a的發(fā)明專利提出了用可修調電流源對運算放大器失調電壓修調校準的方法，通過在運算放大器電路中增加可修調的電流源，可實現(xiàn)在封測階段對失調電壓進行修調校準，以提高運算放大器精度，該方案只能在封測階段對失調電壓進行修調校準，限制了對長期漂移或環(huán)境變化的適應能力。

技術實現(xiàn)思路

1、本發(fā)明為克服現(xiàn)有技術中失調電壓修調校準方案電路復雜，可調范圍小，以及缺乏對長期漂移或環(huán)境變化的適應能力的問題，提供基于非易失性單元的運算放大器失調電壓修調校準裝置及方法。

2、本發(fā)明的首要目的是為解決上述技術問題，本發(fā)明的技術方案如下：

3、本發(fā)明第一方面提供了基于非易失性單元的運算放大器失調電壓修調校準裝置，所述裝置包括：供電電源，差分電壓輸入級，尾電流源，帶憶阻器的電流鏡，電壓輸出端；差分電壓信號通過差分電壓輸入級輸入，經(jīng)過帶憶阻器的電流鏡，得到輸出電壓，輸出電壓通過電壓輸出端輸出，尾電流源為差分電壓輸入級提供恒定的電流，供電電源為整個裝置提供電壓。

4、進一步地，所述差分電壓輸入級包括：同相輸入端vinp、反相輸入端vinn、nmos晶體管m0和nmos晶體管m1，具體連接關系為：nmos晶體管m0的柵極與反相輸入端vinn連接，漏極與pmos晶體管m3的漏極、pmos晶體管m5的柵極以及pmos晶體管m3的柵極連接，源極與nmos晶體管m1的源極以及nmos晶體管m2的漏極連接；nmos晶體管m1的柵極與同相輸入端vinp連接，漏極與pmos晶體管m4的漏極、pmos晶體管m6的柵極以及pmos晶體管m4的柵極連接，源極與nmos晶體管m2的漏極以及nmos晶體管m0的源極連接。

5、進一步地，所述尾電流源包括電流源i、nmos晶體管m2以及nmos晶體管m9，具體連接關系為：電流源i的第一連接端與nmos晶體管m9的柵極、nmos晶體管m9的漏極、nmos晶體管m2的柵極連接，第二連接端與pmos晶體管m5的源極、供電電源vdd端、pmos晶體管m3的源極、pmos晶體管m4的源極、pmos晶體管m6的源極連接；nmos晶體管m2的柵極與電流源i的第一連接端、nmos晶體管m9的柵極以及nmos晶體管m9的漏極連接，漏極與nmos晶體管m0的源極以及nmos晶體管m1的源極連接，源極與nmos晶體管m9的源極、nmos晶體管m7的漏極、供電電源vss端、以及nmos晶體管m8的源極連接；nmos晶體管m9的柵極與nmos晶體管m9的漏極、電流源i的第一連接端、nmos晶體管m2的柵極連接，漏極與nmos晶體管m9的柵極、電流源i的第一連接端、nmos晶體管m2的柵極連接，源極與nmos晶體管m7的漏極、供電電源vss端、nmos晶體管m2的源極、nmos晶體管m8的源極連接。

6、進一步地，所述電流鏡包括：pmos晶體管m3、m4、m5、m6，nmos晶體管m7、m8以及電壓輸出端vout，具體連接關系為：pmos晶體管m3的柵極與nmos晶體管m0的漏極、pmos晶體管m3的漏極以及pmos晶體管m5的柵極連接，漏極與pmos晶體管m3的柵極、pmos晶體管m5的柵極以及nmos晶體管m0的漏極連接，源極與電流源i的第二連接端、供電電源vdd端、pmos晶體管m5的源極、pmos晶體管m4的源極、pmos晶體管m6的源極連接；pmos晶體管m4的柵極與nmos晶體管m1的漏極、pmos晶體管m4的漏極以及pmos晶體管m6的柵極連接，漏極與pmos晶體管m4的柵極、pmos晶體管m6的柵極以及nmos晶體管m1的漏極連接，源極與電流源i的第二連接端、供電電源vdd端、pmos晶體管m5的源極、pmos晶體管m3的源極、pmos晶體管m6的源極連接；pmos晶體管m5的柵極與pmos晶體管m3的柵極、pmos晶體管m3的漏極以及nmos晶體管m0的漏極連接，漏極與nmos晶體管m7的源極、nmos晶體管m7的柵極以及nmos晶體管m8的柵極連接，源極與電流源i的第二連接端、供電電源vdd端、pmos晶體管m3的源極、pmos晶體管m4的源極、pmos晶體管m6的源極連接；pmos晶體管m6的柵極與pmos晶體管m4的柵極、pmos晶體管m4的漏極、nmos晶體管m1的漏極連接，漏極與電壓輸出端vout、nmos晶體管m8的漏極連接，源極與電流源i的第二連接端、供電電源vdd端、pmos晶體管m5的源極、pmos晶體管m3的源極、pmos晶體管m4的源極連接；nmos晶體管m7的柵極與nmos晶體管m7的源極、pmos晶體管m5的漏極以及nmos晶體管m8的柵極連接，漏極與nmos晶體管m9的源極、供電電源vss端、nmos晶體管m8的源極連接，源極與nmos晶體管m7的柵極、nmos晶體管m8的柵極、pmos晶體管m5的漏極連接；nmos晶體管m8的柵極與nmos晶體管m7的柵極、nmos晶體管m7的源極、pmos晶體管m5的漏極連接，漏極與pmos晶體管m6的漏極、電壓輸出端vout連接，源極與nmos晶體管m9的源極、供電電源vss端、nmos晶體管m7的漏極連接。

7、進一步地，所述憶阻器包括第一憶阻器r1、第二憶阻器r2，通過并聯(lián)方式引入電路，具體的連接關系為：第一憶阻器的第一端口與pmos晶體管m3的柵極、pmos晶體管m5的柵極、pmos晶體管m3的漏極以及nmos晶體管m0的漏極連接，第二端口與第二憶阻器的第二端口、pmos晶體管m5的源極、電流源i的第二連接端、供電電源vdd端、pmos晶體管m3的源極、pmos晶體管m4的源極、pmos晶體管m6的源極連接；第二憶阻器的第一端口與pmos晶體管m4的柵極、pmos晶體管m6的柵極、pmos晶體管m4的漏極以及nmos晶體管m1的漏極連接，第二端口與第一憶阻器的第二端口、pmos晶體管m5的源極、電流源i的第二連接端、供電電源vdd端、pmos晶體管m3的源極、pmos晶體管m4的源極、pmos晶體管m6的源極連接。

8、進一步地，所述憶阻器包括第一憶阻器r1、第二憶阻器r2，通過串聯(lián)方式引入電路，具體的連接關系為：第一憶阻器的第一端口與nmos晶體管m0的漏極連接，第二端口與pmos晶體管m3的漏極以及pmos晶體管m3的柵極連接；第二憶阻器的第一端口與nmos晶體管m1的漏極連接，第二端口與pmos晶體管m4的漏極以及pmos晶體管m4的柵極連接。

9、本發(fā)明第二方面提供基于非易失性單元的運算放大器失調電壓修調校準方法，利用所述裝置對輸入的差分電壓信號進行修調校準，實現(xiàn)電壓跟隨功能，包括以下步驟：

10、對運算放大器的同相輸入端施加電壓vinp，將反相輸入端與vout連接，記錄輸出端的電壓值，計算輸出端電壓與同相輸入端vinp的差值，得到初始失調電壓；

11、根據(jù)初始失調電壓和憶阻器的當前阻值，計算得到憶阻器阻值的調整方向和幅度；

12、更新憶阻器的阻值，利用更新后的憶阻器對運算放大器的電流進行微調，補償失調電壓；

13、重復以上步驟，直至輸出端的失調電壓達到預設的閾值范圍。

14、進一步地，所述憶阻器的阻值通過施加的編程脈沖實現(xiàn)定量更新。

15、進一步地，憶阻器通過并聯(lián)方式引入電路時，若初始失調電壓為負，減小第一憶阻器的阻值或增大第二憶阻器的阻值；若初始失調電壓為正，增大第一憶阻器的阻值或減小第二憶阻器的阻值，通過以下表達式估算憶阻器阻值的調整幅度：

16、

17、其中，r1為第一憶阻器的阻值，r2為第二憶阻器的阻值，μp為載流子遷移率，cox為單位面積柵氧化層電容，vbottom1為憶阻器r1第一端口處的電壓值，vbottom2為憶阻器r2第一端口處的電壓值，vth3為pmos晶體管m3的閾值電壓，vth4為pmos晶體管m4的閾值電壓，(w/l)3為pmos晶體管m3的長寬比，(w/l)4為pmos晶體管m4的長寬比。

18、進一步地，憶阻器通過串聯(lián)方式引入電路時，若初始失調電壓為負，增大第一憶阻器的阻值或減小第二憶阻器的阻值；若初始失調電壓為正，減小第一憶阻器的阻值或增大第二憶阻器的阻值，通過以下表達式估算憶阻器阻值的調整幅度：

19、

20、其中，r1為第一憶阻器的阻值，r2為第二憶阻器的阻值，vbottom1為憶阻器r1第一端口處的電壓值，vbottom2為憶阻器r2第一端口處的電壓值，vtop1為憶阻器r1第二端口處的電壓值，vtop2為憶阻器r2第二端口處的電壓值，通過該公式估算憶阻器阻值的調整幅度。

21、與現(xiàn)有技術相比，本發(fā)明技術方案的有益效果是：

22、本發(fā)明提出了一種規(guī)整的電路結構，針對標準差分運算放大器，僅在mos管上并聯(lián)引入憶阻器，使得電路結構更加簡潔，修調電路占用面積小且修調范圍廣。在未經(jīng)修調的情況下，cmos運算放大器的輸入失調電壓范圍為-55.1mv至52.5mv；通過本發(fā)明的結構修調后，失調電壓可精確控制在120uv以內。此外，本發(fā)明采用的憶阻器具有覆寫功能，可對系統(tǒng)進行定期重新編程以應對長期漂移，并可根據(jù)新的需求進行修改，從而支持常規(guī)的重新校準程序。