本申請實施例涉及半導體，涉及但不限于一種半導體結構及其制造方法和芯片。

背景技術：

1、垂直雙擴散金屬氧化物半導體場效應晶體管(vertical?double-diffused?metaloxide?semiconductor?field?effect?transistor，vdmos)是一種聲效應功率晶體管，其源極與漏極在半導體襯底的不同側，通過雙擴散使得電流垂直流動的電壓控制型晶體管器件。vdmos在合適的柵極電壓的控制下，半導體表面反型，形成導電溝道，使得漏極與源極之間可以流過適量的電流。

2、vdmos的開關特性是由其本征電容與寄生電容來決定的，包括柵源電容、柵漏電容以及源漏電容。隨著功率器件向著高頻應用發展，晶體管開關速度的提高顯得尤其重要，而電容的充放電是限制晶體管開關速度的主要因素之一。因此，如何降低寄生電容，以提升晶體管開關速度是本領域要解決的重要技術問題之一。

技術實現思路

1、有鑒于此，本申請實施例提供一種半導體結構及其制造方法和芯片。

2、一方面，本申請實施例提供一種半導體結構，包括：

3、基底；所述基底包括依次層疊的襯底層、埋氧層和摻雜層；

4、所述摻雜層包括在平行于所述基底表面方向上相互間隔第一摻雜區和第二摻雜區；

5、控制極，位于所述基底表面，至少覆蓋所述第一摻雜區和所述第二摻雜區之間的區域；

6、第一電極，位于所述基底表面，覆蓋至少部分所述第一摻雜區；

7、第二電極，位于所述基底表面，覆蓋至少部分所述第二摻雜區。

8、在一些實施例中，該半導體結構還包括：第三電極，位于所述控制極相對的所述基底表面；

9、所述第一摻雜區和所述第二摻雜區的摻雜類型相同；

10、所述埋氧層包括：位于所述第一摻雜區下的第一埋氧區和位于所述第二摻雜區下的第二埋氧區。

11、在一些實施例中，該半導體結構還包括：

12、輕摻雜層，位于所述第一埋氧層和所述第二埋氧層之間，且位于所述第一摻雜區和所述第二摻雜區之間；其中，所述輕摻雜層的厚度大于或等于所述第一埋氧層和所述第二埋氧層的厚度。

13、在一些實施例中，所述輕摻雜層、所述第一摻雜區以及所述第二摻雜區的頂部位于同一表面；

14、所述輕摻雜層的摻雜類型與所述襯底層的摻雜類型相同，且所述輕摻雜層的摻雜濃度小于所述襯底層的摻雜濃度。

15、在一些實施例中，所述襯底層包括：

16、第一摻雜濃度的第一襯底層和第二摻雜濃度的第二襯底層；所述第一摻雜濃度大于所述第二摻雜濃度；

17、所述輕摻雜層的底部位于所述第二襯底層中；

18、所述輕摻雜層具有第三摻雜濃度，且所述第三摻雜濃度小于所述第二摻雜濃度。

19、在一些實施例中，所述第一摻雜區和第二摻雜區均包括：摻雜類型不同的第一摻雜子區和第二摻雜子區；

20、其中，所述第一摻雜子區與所述第二摻雜子區的頂部位于同一表面；所述第二摻雜子區被所述第一摻雜子區包圍。

21、另一方面，本申請實施例還提供一種半導體結構的制造方法，所述方法包括：

22、提供基底，所述基底包括：依次層疊的襯底層、埋氧層和半導體層；

23、在所述半導體層進行離子注入，形成平行于所述基底表面方向上相互間隔第一摻雜區和第二摻雜區；

24、在所述基底表面形成控制極，使所述控制極至少覆蓋所述第一摻雜區和所述第二摻雜區之間的區域；

25、在所述基底表面形成第一電極和第二電極，使所述第一電極覆蓋至少部分所述第一摻雜區，所述第二電極覆蓋至少部分所述第二摻雜區。

26、在一些實施例中，所述方法還包括：

27、在所述基底上形成凹陷區域；所述凹陷區域位于所述第一摻雜區和所述第二摻雜區之間，將所述埋氧層分離為第一埋氧區和第二埋氧區；所述凹陷區域的底部位于所述襯底層內；

28、在所述凹陷區域內填充輕摻雜的半導體材料，形成輕摻雜層。

29、在一些實施例中，所述在所述基底上形成凹陷區域，包括：

30、在所述基底表面形成硬掩模；

31、圖案化所述硬掩模，以暴露部分所述基底的表面；

32、刻蝕所述基底暴露的表面區域，形成所述凹陷區域。

33、在一些實施例中，所述方法還包括：

34、去除所述硬掩模；

35、對所述基底和所述輕摻雜層的表面進行平坦化處理。

36、在一些實施例中，所述在所述凹陷區域內填充輕摻雜的半導體材料，形成輕摻雜層，包括：

37、在所述凹陷區域內通過外延生長工藝填充所述輕摻雜的半導體材料，形成所述輕摻雜層；或

38、在所述凹陷區域內通過外延生長工藝填充本征半導體材料，對所述本征半導體材料進行第一離子注入，形成所述輕摻雜層；

39、其中，所述輕摻雜層的摻雜類型與所述襯底層的摻雜類型相同，且所述輕摻雜層的摻雜濃度小于所述襯底層的摻雜濃度。

40、在一些實施例中，所述在所述半導體層進行離子注入，形成平行于所述基底表面方向上相互間隔第一摻雜區和第二摻雜區，包括：

41、在所述半導體層進行第二離子注入，形成第一摻雜子區；

42、在所述第一摻雜子區所在的范圍內進行第三離子注入，形成被所述第一摻雜子區包圍的第二摻雜子區；其中，所述第一摻雜子區與述第二摻雜子區的頂部位于同一表面；所述第二離子注入與所述第三離子注入的摻雜類型不同。

43、在一些實施例中，所述方法還包括：

44、在所述控制極相對的所述基底表面形成第三電極；

45、所述第一摻雜區與所述第二摻雜區的摻雜類型相同。

46、又一方面，本申請實施例提供一種芯片，包括：存儲單元陣列和/或集成電路；其中，所述存儲單元陣列和/或集成電路中包括一個或多個上述任一種半導體結構。

47、本申請實施例的半導體結構中，在構成晶體管的摻雜層下方設置了埋氧層，使得摻雜區域與下方襯底層之間被埋氧層隔離而不會形成耗盡區，如此能夠有效減小寄生電容，提升晶體管的反應速度，并且能夠提升晶體管的耐壓程度，優化晶體管的應用范圍和使用壽命。

技術特征：

1.一種半導體結構，其特征在于，包括：

2.根據權利要求1所述的半導體結構，其特征在于，還包括：第三電極，位于所述控制極相對的所述基底表面；

3.根據權利要求2所述的半導體結構，其特征在于，還包括：

4.根據權利要求3所述的半導體結構，其特征在于，所述輕摻雜層、所述第一摻雜區以及所述第二摻雜區的頂部位于同一表面；

5.根據權利要求4所述的半導體結構，其特征在于，所述襯底層包括：

6.根據權利要求1至5任一所述的半導體結構，其特征在于，所述第一摻雜區和第二摻雜區均包括：摻雜類型不同的第一摻雜子區和第二摻雜子區；

7.一種半導體結構的制造方法，其特征在于，所述方法包括：

8.根據權利要求7所述的制造方法，其特征在于，所述方法還包括：

9.根據權利要求8所述的制造方法，其特征在于，所述在所述基底上形成凹陷區域，包括：

10.根據權利要求9所述的制造方法，其特征在于，所述方法還包括：

11.根據權利要求8所述的制造方法，其特征在于，所述在所述凹陷區域內填充輕摻雜的半導體材料，形成輕摻雜層，包括：

12.根據權利要求7至11任一所述的制造方法，其特征在于，所述在所述半導體層進行離子注入，形成平行于所述基底表面方向上相互間隔第一摻雜區和第二摻雜區，包括：

13.根據權利要求7至11任一所述的制造方法，其特征在于，所述方法還包括：

14.一種芯片，其特征在于，包括：存儲單元陣列和/或集成電路；

技術總結
本申請實施例公開了一種半導體結構及其制造方法和芯片。該半導體結構包括：基底；所述基底包括依次層疊的襯底層、埋氧層和摻雜層；所述摻雜層包括在平行于所述基底表面方向上相互間隔第一摻雜區和第二摻雜區；控制極，位于所述基底表面，至少覆蓋所述第一摻雜區和所述第二摻雜區之間的區域；第一電極，位于所述基底表面，覆蓋至少部分所述第一摻雜區；第二電極，位于所述基底表面，覆蓋至少部分所述第二摻雜區。

技術研發人員：陳會治
受保護的技術使用者：湖北江城芯片中試服務有限公司
技術研發日：
技術公布日：2025/4/28