本申請涉及集成電路，特別是涉及一種超結垂直雙擴散金屬氧化物半導體器件及其制備方法。

背景技術：

1、功率金屬-氧化物-半導體長效應管結構由于功能上的特殊性，在非常廣闊的領域有著廣泛的應用，例如，磁盤驅動、汽車電子以及功率器件等方面。以功率器件為例，如vdmos（vertical?double-diffused?metal?oxide?semiconductor，垂直雙擴散mos）應用于功率器件的超大規模集成電路器件，具有開關損耗小，輸入阻抗高，驅動功率小，頻率特性好等優點應用廣泛。

2、在vdmos器件中，提高器件的擊穿電壓和減小器件的導通電阻是一對矛盾，超結vdmos器件采用新的耐壓層結構，利用一系列的交替排列的p型和n型半導體薄層，在較低反向電壓下將p型n型區耗盡，實現電荷相互補償，從而使n型區在高摻雜濃度下實現高的擊穿電壓，從而同時獲得低導通電阻和高擊穿電壓，打破傳統vdmos器件導通電阻的理論極限。

3、然而，傳統的超結vdmos器件存在動態特性較差的問題。

技術實現思路

1、基于此，有必要針對上述問題，提供一種超結垂直雙擴散金屬氧化物半導體器件及其制備方法。

2、為了實現上述目的，第一方面，本申請提供了一種超結垂直雙擴散金屬氧化物半導體器件，包括：

3、襯底結構；

4、超結結構，設于所述襯底結構內；所述超結結構包括沿第一方向依次交替排布的第一摻雜區和第二摻雜區；所述第一方向垂直于所述襯底結構的厚度方向；

5、體區，設于所述襯底結構內，且位于所述第一摻雜區靠近襯底結構正面的一側；

6、源區，設于所述體區內；

7、柵極，設于所述襯底結構上；

8、其中，所述第一摻雜區包括與所述體區相連的第一子摻雜區，由所述第一子摻雜區沿所述第一方向的兩側邊緣至所述第一子摻雜區的中心，至少部分所述第一子摻雜區的摻雜濃度遞增；所述襯底結構、所述第二摻雜區和所述源區為第一導電類型，所述第一摻雜區和所述體區為第二導電類型。

9、在其中一個實施例中，由所述第一子摻雜區沿所述第一方向的兩側邊緣至所述第一子摻雜區的中心，所述第一子摻雜區的摻雜濃度均勻遞增。

10、在其中一個實施例中，所述襯底結構內設有第一子溝槽，所述第一摻雜區設于所述第一子溝槽內；

11、所述第一子摻雜區包括在所述第一子溝槽的槽壁上依次層疊設置的至少兩個子部，在任意相鄰的兩個所述子部中，靠近所述第一子溝槽的槽壁的所述子部的摻雜濃度小于遠離所述第一子溝槽的槽壁的所述子部的摻雜濃度。

12、在其中一個實施例中，所述第一摻雜區還包括第二子摻雜區，所述第二子摻雜區位于所述第一子摻雜區靠近所述襯底結構背面的一側；

13、所述超結垂直雙擴散金屬氧化物半導體器件還包括浮空摻雜區，所述浮空摻雜區設于所述第二子摻雜區內，且所述浮空摻雜區為第一導電類型。

14、在其中一個實施例中，沿所述襯底結構的厚度方向，所述體區和所述浮空摻雜區之間具有第一間距；所述第一間距與所述浮空摻雜區沿所述襯底結構厚度方向的尺寸之比介于5-8；

15、和/或，所述浮空摻雜區靠近所述襯底結構背面的一側表面和所述第一摻雜區靠近所述襯底結構背面的一側表面之間具有第二間距；所述第二間距與所述浮空摻雜區沿所述襯底結構厚度方向的尺寸之比介于1-2。

16、在其中一個實施例中，所述第一子摻雜區和所述第二子摻雜區相連；

17、所述第二子摻雜區靠近所述襯底結構正面的一側表面沿所述第一方向的尺寸大于，所述第一子摻雜區靠近所述襯底結構背面的一側表面沿所述第一方向的尺寸。

18、在其中一個實施例中，沿所述襯底結構的背面至所述襯底結構的正面的方向，所述第一子摻雜區沿所述第一方向的尺寸逐漸增大；

19、和/或，沿所述襯底結構的背面至所述襯底結構的正面的方向，所述第二子摻雜區沿所述第一方向的尺寸逐漸增大。

20、在其中一個實施例中，所述第一摻雜區還包括第三子摻雜區，所述第三子摻雜區位于所述第一子摻雜區和所述第二子摻雜區之間；

21、所述第三子摻雜區靠近所述襯底結構背面的一側表面沿所述第一方向的尺寸小于，所述第二子摻雜區靠近所述襯底結構正面的一側表面沿所述第一方向的尺寸；所述第一子摻雜區靠近所述襯底結構背面的一側表面沿所述第一方向的尺寸小于，所述第三子摻雜區靠近所述襯底結構正面的一側表面沿所述第一方向的尺寸。

22、在其中一個實施例中，沿所述襯底結構的背面至所述襯底結構的正面的方向，所述第三子摻雜區沿所述第一方向的尺寸逐漸增大。

23、第二方面，本申請實施例提供一種超結垂直雙擴散金屬氧化物半導體器件的制備方法，包括：

24、形成襯底結構和超結結構；所述超結結構設于所述襯底結構內，所述超結結構包括沿第一方向依次交替排布的第一摻雜區和第二摻雜區，所述第一摻雜區包括第一子摻雜區，由所述第一子摻雜區沿所述第一方向的兩側邊緣至所述第一子摻雜區的中心，至少部分所述第一子摻雜區的摻雜濃度遞增；所述第一方向垂直于所述襯底結構的厚度方向；

25、形成體區、源區和柵極；所述體區設于所述襯底結構內，且位于所述第一摻雜區靠近襯底結構正面的一側，所述體區與所述第一子摻雜區相連；所述源區設于所述體區內；所述柵極設于所述襯底結構上；其中，所述襯底結構、所述第二摻雜區和所述源區為第一導電類型，所述第一摻雜區和所述體區為第二導電類型。

26、本申請實施例提供的超結垂直雙擴散金屬氧化物半導體器件及其制備方法，通過使第一摻雜區的第一子摻雜區由邊緣至中心的摻雜濃度遞增，可以增加第一摻雜區在反向抽取過程中的電阻，降低了反向恢復過程中非平衡空穴的提取速度，從而改善了器件動態特性。

技術特征：

1.一種超結垂直雙擴散金屬氧化物半導體器件，其特征在于，包括：

2.根據權利要求1所述的超結垂直雙擴散金屬氧化物半導體器件，其特征在于，由所述第一子摻雜區沿所述第一方向的兩側邊緣至所述第一子摻雜區的中心，所述第一子摻雜區的摻雜濃度均勻遞增。

3.根據權利要求1所述的超結垂直雙擴散金屬氧化物半導體器件，其特征在于，所述襯底結構內設有第一子溝槽，所述第一子摻雜區設于所述第一子溝槽內；

4.根據權利要求1所述的超結垂直雙擴散金屬氧化物半導體器件，其特征在于，所述第一摻雜區還包括第二子摻雜區，所述第二子摻雜區位于所述第一子摻雜區靠近所述襯底結構背面的一側；

5.根據權利要求4所述的超結垂直雙擴散金屬氧化物半導體器件，其特征在于，沿所述襯底結構的厚度方向，所述體區和所述浮空摻雜區之間具有第一間距；所述第一間距與所述浮空摻雜區沿所述襯底結構厚度方向的尺寸之比介于5-8；

6.根據權利要求4所述的超結垂直雙擴散金屬氧化物半導體器件，其特征在于，所述第一子摻雜區和所述第二子摻雜區相連；

7.根據權利要求4所述的超結垂直雙擴散金屬氧化物半導體器件，其特征在于，沿所述襯底結構的背面至所述襯底結構的正面的方向，所述第一子摻雜區沿所述第一方向的尺寸逐漸增大；

8.根據權利要求4所述的超結垂直雙擴散金屬氧化物半導體器件，其特征在于，所述第一摻雜區還包括第三子摻雜區，所述第三子摻雜區位于所述第一子摻雜區和所述第二子摻雜區之間；

9.根據權利要求8所述的超結垂直雙擴散金屬氧化物半導體器件，其特征在于，沿所述襯底結構的背面至所述襯底結構的正面的方向，所述第三子摻雜區沿所述第一方向的尺寸逐漸增大。

10.一種超結垂直雙擴散金屬氧化物半導體器件的制備方法，其特征在于，包括：

技術總結
本申請涉及一種超結垂直雙擴散金屬氧化物半導體器件及其制備方法，該超結垂直雙擴散金屬氧化物半導體器件包括：襯底結構；超結結構，設于襯底結構內；超結結構包括沿第一方向依次交替排布的第一摻雜區和第二摻雜區；第一方向垂直于襯底結構的厚度方向；體區，設于襯底結構內，且位于第一摻雜區靠近襯底結構正面的一側；源區，設于體區內；柵極，設于襯底結構上；其中，第一摻雜區包括與體區相連的第一子摻雜區，由第一子摻雜區沿第一方向的兩側邊緣至第一子摻雜區的中心，至少部分第一子摻雜區的摻雜濃度遞增；襯底結構、第二摻雜區和源區為第一導電類型，第一摻雜區和體區為第二導電類型。本申請能夠改善器件動態特性。

技術研發人員：張國政
受保護的技術使用者：深圳天狼芯半導體有限公司
技術研發日：
技術公布日：2025/3/10