本發明涉及顯示
技術領域：
，尤其涉及一種陣列基板及其制作方法、顯示裝置。
背景技術：
：tft-lcd(thinfilmtransistorliquidcrystaldisplay，薄膜晶體管-液晶顯示器)作為一種平板顯示裝置，因其具有體積小、功耗低、無輻射以及制作成本相對較低等特點，而越來越多地被應用于高性能顯示領域當中。現有的液晶顯示裝置包括多種顯示模式，例如tn(twistnematic，扭曲向列)型、ads(advanced-superdimensionalswitching，高級超維場開關、ips(inplaneswitch，橫向電場效應)型等，其中ads型顯示模式由于其寬視角，廣泛應用于電視顯示領域。如圖1所示，為現有技術中的ads模式的液晶顯示面板，包括陣列基板01、彩膜基板03以及位于陣列基板01和彩膜基板03之間的液晶層02；其中，陣列基板01中包括用于驅動液晶層02的面狀電極10和狹縫電極20，且狹縫電極20相對于面狀電極10靠近液晶層02。該ads模式的顯示面板中，由于面狀電極和狹縫電極之間正對的面積較大，進而使得兩者之間存儲電容相對于正常顯示的所需電容明顯增加，從而對顯示畫面會造成不良影響。基于上述問題，可以采用增加面狀電極和狹縫電極之間距離(即增加兩者之間的絕緣層的厚度)，以降低兩者之間的存儲電容，但是采用該方法降低存儲電容的同時，會導致電場的利用率降低，進而使得顯示裝置的工作電壓vop增加，也即通過調整面狀電極和狹縫電極之間距離，會出現存儲電容降低的同時，工作電壓vop增加；或者，工作電壓vop降低的同時，存儲電容增加。技術實現要素：本發明的實施例提供一種陣列基板及其制作方法、顯示裝置，能夠在不增加陣列基板中面狀電極和狹縫電極之間的存儲電容的基礎上，提高面狀電極和狹縫電極之間的電場利用率。為達到上述目的，本發明的實施例采用如下技術方案：本發明實施例一方面提供一種陣列基板，包括設置于襯底基板上位于每個亞像素中的狹縫電極和面狀電極，且所述面狀電極位于所述狹縫電極靠近所述襯底基板的一側，所述狹縫電極包括多個條狀子電極，在所述亞像素中，所述狹縫電極和所述面狀電極之間設置有絕緣層，所述絕緣層背離所述襯底基板的表面在至少一組相鄰條狀子電極之間設置有凹槽。進一步優選的，所述絕緣層背離所述襯底基板的表面在每相鄰兩個條狀子電極之間均設置有凹槽。進一步優選的，所述絕緣層背離所述襯底基板的表面在每相鄰兩個條狀子電極之間限定的區域內整體凹陷以形成所述凹槽。進一步優選的，所述陣列基板還包括位于所述襯底基板與所述面狀電極之間的介質層，所述介質層包括對應所述凹槽位置的墊高部。進一步優選的，所述絕緣層包括依次設置的柵極絕緣層和保護層，且所述柵極絕緣層位于所述保護層靠近所述襯底基板的一側；其中，在所述亞像素中，所述柵極絕緣層為面狀結構，所述保護層上具有鏤空部，所述鏤空部、以及所述柵極絕緣層中對應于所述鏤空部的部分構成所述凹槽。進一步優選的，所述絕緣層包括依次設置的柵極絕緣層和保護層，且所述柵極絕緣層位于所述保護層靠近所述襯底基板的一側；其中，在所述亞像素中，所述柵極絕緣層為面狀結構，所述凹槽位于所述保護層中。進一步優選的，所述保護層包括依次設置于所述柵極絕緣層上的第一保護層和第二保護層，所述第二保護層上具有鏤空部，所述鏤空部、以及所述第一保護層中對應于所述鏤空部的部分構成所述凹槽。進一步優選的，所述凹槽的槽深為0.4μm～0.7μm。進一步優選的，所述凹槽的槽深為0.4μm～0.7μm，且所述凹槽的槽底到所述柵極絕緣層背離所述襯底基板一側的表面的距離為0.15μm～0.25μm。本發明實施例另一方面還提供一種顯示裝置，包括上述的陣列基板。本發明實施例再一方面還提供一種陣列基板的制作方法，所述制作方法包括：至少在襯底基板上的亞像素待形成區域形成面狀電極；在所述面狀電極上形成絕緣層，并通過構圖工藝在所述絕緣層的表面對應待形成的狹縫電極中至少一組相鄰條狀子電極之間的位置形成凹槽；在表面具有凹槽的絕緣層上形成所述狹縫電極。進一步優選的，所述在所述面狀電極上形成絕緣層，并通過構圖工藝在所述絕緣層的表面對應待形成的狹縫電極中至少一組相鄰條狀子電極之間的位置形成凹槽具體包括：在所述面狀電極上形成柵極絕緣層；在所述柵極絕緣層上形成保護層，并通過構圖工藝在所述保護層的表面對應待形成的狹縫電極中至少一組相鄰條狀子電極之間的位置形成凹槽；或者，在所述柵極絕緣層上形成保護層，并通過構圖工藝在所述保護層的表面對應待形成的狹縫電極中至少一組相鄰條狀子電極之間的位置形成鏤空部，所述鏤空部、以及所述柵極絕緣層中對應于所述鏤空部的部分構成凹槽。進一步優選的，所述在所述面狀電極上形成絕緣層，并通過構圖工藝在所述絕緣層的表面對應待形成的狹縫電極中至少一組相鄰條狀子電極之間的位置形成凹槽具體包括：在所述面狀電極上形成柵極絕緣層；在所述柵極絕緣層上形成第一保護層；在所述第一保護層上形成第二保護層，并通過構圖工藝在所述第二保護層的表面對應待形成的狹縫電極中至少一組相鄰條狀子電極之間的位置形成鏤空部，所述鏤空部、以及所述第一保護層中對應于所述鏤空部的部分構成凹槽。進一步優選的，所述在所述面狀電極上形成絕緣層，并通過構圖工藝在所述絕緣層的表面對應待形成的狹縫電極中至少一組相鄰條狀子電極之間的位置形成凹槽具體包括：所述在所述面狀電極上形成絕緣層，并通過構圖工藝在所述絕緣層的表面對應待形成的狹縫電極中每相鄰兩個條狀子電極之間的位置均形成凹槽。本發明實施例提供一種陣列基板及其制作方法、顯示裝置，該陣列基板包括設置于襯底基板上位于每個亞像素中的狹縫電極和面狀電極，且面狀電極位于狹縫電極靠近襯底基板的一側，狹縫電極包括多個條狀子電極；在亞像素中，狹縫電極和面狀電極之間設置有絕緣層，絕緣層背離襯底基板的表面在至少一組相鄰條狀子電極之間設置有凹槽。由于在狹縫電極和面狀電極之間的絕緣層中對應相鄰條狀子電極之間的位置設置凹槽結構，即絕緣層在對應相鄰條狀子電極之間的厚度減小，這樣一來，相比于現有技術中整個絕緣層的厚度一致的方案而言，本發明中，能夠保證狹縫電極和面狀電極正對的面積不變，即不增加存儲電容的基礎上，通過減小絕緣層在對應相鄰條狀子電極之間的厚度，從而降低了絕緣層對狹縫電極和面狀電極之間形成的電場的削弱作用，進而提高了面狀電極和狹縫電極之間電場的利用率，降低了工作電壓。附圖說明為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。圖1為現有技術中提供的一種ads型液晶顯示面板的結構示意圖；圖2為本發明中提供的一種ads型陣列基板的平面結構示意圖；圖3a為圖2沿o-o’位置的剖面結構示意圖；圖3b為本發明實施例提供的另一種ads型陣列基板的剖面結構示意圖；圖4為本發明實施例提供的又一種ads型陣列基板的剖面結構示意圖；圖5為發明實施例提供的再一種ads型陣列基板的剖面結構示意圖；圖6為本發明實施例提供的一種ads型顯示裝置的結構示意圖；圖7為本發明實施例以及現有技術中的ads型顯示裝置透過率與電壓的曲線圖；圖8為本發明實施例以及現有技術中的ads型顯示裝置透過率與光線波長的曲線圖；圖9為本發明實施例提供的一種ads型陣列基板的制作方法的流程圖。附圖標記：01-陣列基板；02-液晶層；03-彩膜基板；10-面狀電極；20-狹縫電極；201-條狀子電極；100-襯底基板；30-絕緣層；31-柵極絕緣層；32-保護層；321-第一保護層；322-第二保護層；301-凹槽；p-亞像素。具體實施方式下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。本發明實施例提供一種陣列基板，如圖2所示，該陣列基板01包括設置于襯底基板100(圖2中為示出，可參考圖3a)上位于每個亞像素p中的狹縫電極20和面狀電極10，且如圖3a所示(圖2沿o-o’位置的剖面結構示意圖)，面狀電極10位于狹縫電極20靠近襯底基板100的一側，狹縫電極20包括多個條狀子電極201，即該陣列基板01為ads型；在亞像素p中，狹縫電極20和面狀電極10之間設置有絕緣層30，該絕緣層30背離襯底基板100的表面在至少一組相鄰條狀子電極之間設置有凹槽301。此處需要說明的是，第一，對于上述面狀電極10而言，是指該電極為整面結構，該電極中不存在縫隙或者鏤空部分；另外，該面狀電極的可以是平坦，也可以是非平坦的，依據承載該面狀電極的承載面的形態決定。第二，對于上凹槽301，應當理解到凹槽是指具有底面結構的，即狹縫電極20與面狀電極10在對應凹槽301的底面位置處具有絕緣層。第三，狹縫電極20可以是如圖2所示的梯狀狹縫電極，也可以是梳妝狹縫電極，當然也可以是其他形狀的狹縫電極，本發明對此不做限定。綜上所述，由于在狹縫電極和面狀電極之間的絕緣層中對應相鄰條狀子電極之間的位置設置凹槽結構，即絕緣層在對應相鄰條狀子電極之間的厚度減小，這樣一來，相比于現有技術中整個絕緣層的厚度一致的方案而言，本發明中，能夠保證狹縫電極和面狀電極正對的面積不變，即不增加存儲電容的基礎上，通過減小絕緣層在對應相鄰條狀子電極之間的厚度，從而降低了絕緣層對狹縫電極和面狀電極之間形成的電場的削弱作用，從而提高了面狀電極和狹縫電極之間電場的利用率，進而降低了工作電壓，也即對于包含該陣列基板的顯示裝置而言，能夠降低功耗。當然，為了更進一步的提高電場的利用率，降低工作電壓vop，如圖3b所示，該陣列基板01還包括位于襯底基板100與面狀電極10之間的介質層，該介質層包括對應凹槽301位置的墊高部200，這樣一來，通過墊高部可以在凹槽位置將面狀電極10墊高，此時面狀電極10為非平坦結構，在對應凹槽的位置處，面狀電極10相對于狹縫電極20的距離減小，進而使得電場的利用率提高，工作電壓vop降低；當然考慮到制作工藝，該墊高部200可以與陣列基板中的柵線通過一次制作工藝加工而成，即該墊高部200與柵線同層同材料。為了便于說明，以下實施例均是以未設置上述墊高部200，即面狀電極10為平坦結構為例，對本發明做進一步的解釋說明。具體的，為了進一步的降低絕緣層對狹縫電極和面狀電極之間形成的電場的削弱作用，本發明優選的，如圖3a所示，絕緣層30背離襯底基板100的表面在每相鄰兩個條狀子電極201之間均設置有凹槽301，即在整個亞像素p中，任意相鄰的兩個條狀子電極201之間均設置凹槽301，從而在整體上進一步的降低絕緣層對狹縫電極和面狀電極之間形成的電場的削弱作用，即全面的提高了面狀電極和狹縫電極之間電場的利用率，進而有效的降低工作電壓vop。更進一步的，為了最大程度的降低絕緣層對狹縫電極和面狀電極之間形成的電場的削弱作用，本發明進一步的優選的，如圖3a所示，絕緣層30背離襯底基板100的表面在每相鄰兩個條狀子電極之間限定的區域內整體凹陷以形成凹槽301，即凹槽301的開口在沿條狀子電極201的寬度方向上的兩個邊緣與該凹槽相鄰的兩個條狀子電極201在該方向上相鄰的兩個邊分別重合；也即絕緣層30在對應條狀子電極201下方呈條狀的凸起結構，且該凸起結構的表面與條狀子電極同周期、同中心，兩者在襯底基板上的正投影重合；這樣一來，能夠最大程度的降低絕緣層對狹縫電極和面狀電極之間形成的電場的削弱作用，更進一步的提高面狀電極和狹縫電極之間電場的利用率。需要說明的是，從圖3a中可以看出，絕緣層在對應條狀子電極下方的部分的截面呈梯形結構，該部分中與條狀子電極接觸的部分的寬度尺寸較小，而向遠離條狀子電極一側的寬度逐漸增加，即該部分的側面呈傾斜狀，一般的，傾斜角度在60°左右；本領域的技術人員應當理解到，凹槽的加工多采用構圖工藝形成(包括曝光、顯影、刻蝕、剝離等)，在進行刻蝕過程中由于工藝的原因，越往凹槽底方向，刻蝕液的濃度降低，且刻蝕時間相對較短，從而使得采用刻蝕工藝形成凹槽呈倒梯形；基于此，對于上述在每相鄰兩個條狀子電極之間限定的區域內整體凹陷以形成凹槽301而言，只要保證凹槽的開口與對應位置的相鄰的條狀子電極的兩個邊緣分別重合即可。以下對上述絕緣層30上的凹槽301的具體設置情況做進一步的說明。參考圖2和圖3a，絕緣層30包括依次設置的柵極絕緣層31和保護層32，且柵極絕緣層31位于保護層32靠近襯底基板100的一側；對此，本領域的技術人員應當理解到，在陣列基板制作的過程中除了狹縫電極20與面狀電極10以外，還有其他的很多結構，例如薄膜晶體管，因此在實際制作中，為了簡化工藝，位于狹縫電極20與面狀電極10之間的絕緣層30一般與制作薄膜晶體管中的絕緣層共用(即通過同一次制作工藝制成)，具體的，可以采用柵極絕緣層(gi)31和保護層(pvx)32作為絕緣層30。基于上述的絕緣層30設置情況下，凹槽301的設置具體可以如下：例如，參考圖2和圖3a，在亞像素p中，柵極絕緣層31為面狀結構，保護層32上具有鏤空部，該鏤空部、以及柵極絕緣層31中對應于鏤空部的部分構成凹槽301，即柵極絕緣層31中對應于鏤空部的部分構成凹槽的底部，保護層32上的鏤空部的側壁構成凹槽的側壁。又例如，參考圖2和圖4，在亞像素p中，柵極絕緣層31為面狀結構，凹槽301位于保護層32中，即整個凹槽的側壁以及槽底均位于保護層32中。當然，對于凹槽301位于保護層32中的情況下，還可以如圖5所示，保護層32包括依次設置于柵極絕緣層31上的第一保護層321和第二保護層322，第二保護層322上具有鏤空部，該鏤空部、以及第一保護層321中對應于鏤空部的部分構成凹槽，即第一保護層321中對應于鏤空部的部分構成凹槽的底部，第二保護層322上的鏤空部的側壁構成凹槽的側壁。基于上述凹槽的設置結構，本發明優選的凹槽的槽深為0.4μm～0.7μm。具體的，若凹槽的槽深小于0.4μm時，絕緣層在對應相鄰條狀子電極之間的厚度仍然較大，即不能明顯的降低絕緣層對狹縫電極和面狀電極之間形成的電場的削弱作用；若凹槽的槽深大于0.7μm時，必然要求狹縫電極20與面狀電極10的絕緣層30的厚度足夠大，考慮到陣列基板實際制作中各膜層的制作厚度以及輕薄化的設置理念，因此，本發明優選的，凹槽的槽深在0.4μm～0.7μm之間。當然，考慮到ads型陣列基板中由于狹縫電極20與面狀電極10的正對面積較大，使得狹縫電極20與面狀電極10之間的存儲電容大于實際需要的存儲電容，例如正常顯示的存儲電容為300pf～500pf，而ads型陣列基板中狹縫電極20與面狀電極10之間的存儲電容會達到600pf以上，因此為了適當的降低存儲電容，本發明優選的，凹槽的槽深在0.4μm～0.7μm，且凹槽位于保護層32的情況下，如圖4和圖5所示，可以設置凹槽301的槽底到柵極絕緣層31背離襯底基板100一側的表面的距離為0.15μm～0.25μm(其中對于圖5所示的陣列基板而言，相當于第一保護層321的厚度為0.15μm～0.25μm)，以適當的增加狹縫電極20與面狀電極10的距離，從而降低狹縫電極20與面狀電極10之間的存儲電容以達到正常顯示所需要的電容量。本發明實施例還提供一種顯示裝置，包括前述的任一種陣列基板，具有與前述實施例提供的陣列基板相同的結構和有益效果。由于前述實施例已經對陣列基板的結構和有益效果進行了詳細的描述，此處不再贅述。需要說明的是，該顯示裝置可以為液晶顯示器、液晶電視、數碼相框、手機或平板電腦等任何具有顯示功能的產品或者部件。具體的，如圖6所示，該顯示裝置包括陣列基板01、彩膜基板03以及位于陣列基板01和彩膜基板03之間的液晶層02，當然，該顯示裝置位于液晶層02的兩側還包括取向層pi等等，此處不再一一贅述。以下對本發明中的陣列基板(圖6)和現有技術中的陣列基板(圖1)在應用于顯示裝置時通過實際的測定對存儲電容、工作電壓等相關參數做進一步的比較說明。具體的，本發明中，以圖5中示出的陣列基板01為例(可參考圖6的顯示裝置)，柵極絕緣層(gi)31的厚度為0.4μm，第一保護層(pvx1)321的厚度為0.2μm，第二保護層(pvx2)322的厚度為0.6μm(即凹槽的槽深為0.6μm)，液晶層02的平均厚度3.55μm。現有技術中，可參考圖1，相應的柵極絕緣層(gi)31的厚度為0.4μm，保護層(pvx)的厚度為0.6μm(即凹槽的槽深為0.6μm)，液晶層02的厚度3.55μm。基于上述的設置參數，通過實際的測定，如下表所示：項目現有技術本發明存儲電容100％87.3％透過率100％98％工作電壓(v)8.47.2可以看出，以現有技術中測得的存儲電容量和透過率為100％為基準，本發明中的存儲電容量為87.3％，相當于降低了12.7％；具體的，可以結合上表與圖7中電壓與透過率的關系，可以看出本發明中最大透過率對應的電壓在7.2v左右，而現有技術中最大透過率對應的電壓在8.4v左右，即本發明的工作電壓(7.2v)明顯小于現有技術中的工作電壓(8.4v)，當然上表也可以看出本發明中的設計方案會使得顯示裝置的透過率相對于現有技術有所降低，但并不明顯，不會對顯示造成實際的影響。另外，如圖8所示，本發明的方案與現有技術的色溫基本保持一致，即圖8中本發明的方案與現有技術相比，兩者對光波長與透過率的曲線基本重合。綜上所述，相比于現有技術而言，采用本發明的優選設置方案能夠在不改變色溫的基礎上，降低工作電壓，并且還可以降低存儲電容。本發明實施例還提供一種陣列基板的制作方法，如圖9所示，該制作方法包括(可結合圖2和3a中的陣列基板示意圖)：步驟s101、至少在襯底基板100上的亞像素p待形成區域形成面狀電極10。步驟s102、在面狀電極10上形成絕緣層30，并通過構圖工藝在絕緣層30的表面對應待形成的狹縫電極20中至少一組相鄰條狀子電極201之間的位置形成凹槽301。其中，上述待形成的狹縫電極是指，在后續工藝中制作形成的狹縫電極。步驟s103、在表面具有凹槽301的絕緣層30上形成狹縫電極20。基于此，采用本發明的方案制作的陣列基板，由于在狹縫電極和面狀電極之間的絕緣層中對應相鄰條狀子電極之間的位置設置凹槽結構，即絕緣層在對應相鄰條狀子電極之間的厚度減小，這樣一來，相比于現有技術中整個絕緣層的厚度一致的方案而言，本發明中，能夠保證狹縫電極和面狀電極正對的面積不變，即不增加存儲電容的基礎上，通過減小絕緣層在對應相鄰條狀子電極之間的厚度，從而降低了絕緣層對狹縫電極和面狀電極之間形成的電場的削弱作用，從而提高了面狀電極和狹縫電極之間電場的利用率，進而降低了工作電壓，也即對于包含該陣列基板的顯示裝置而言，能夠降低功耗。以下對上述步驟s102中，在面狀電極上形成絕緣層，并通過構圖工藝在絕緣層的表面對應待形成的狹縫電極中至少一組相鄰條狀子電極之間的位置形成凹槽的具體情況做進一步的說明。具體的，該步驟s102可以包括(參考圖4)：第一步、在面狀電極10上形成柵極絕緣層31。第二步、在柵極絕緣層31上形成保護層32，并通過構圖工藝在保護層32的表面對應待形成的狹縫電極20中至少一組相鄰條狀子電極201之間的位置形成凹槽301。當然，該步驟s102可以包括(參考圖3a)：第一步、在面狀電極10上形成柵極絕緣層31。第二步、在柵極絕緣層31上形成保護層32，并通過構圖工藝在保護層32的表面對應待形成的狹縫電極20中至少一組相鄰條狀子電極201之間的位置形成鏤空部，鏤空部、以及柵極絕緣層31中對應于鏤空部的部分構成凹槽301。或者，該步驟s102可以包括(參考圖5)：第一步、在面狀電極10上形成柵極絕緣層31。第二步、在柵極絕緣層31上形成第一保護層321。第三步、在第一保護層321上形成第二保護層322，并通過構圖工藝在第二保護層322的表面對應待形成的狹縫電極20中至少一組相鄰條狀子電極201之間的位置形成鏤空部，鏤空部、以及第一保護層321中對應于鏤空部的部分構成凹槽301。另外，為了最大程度的降低絕緣層對狹縫電極和面狀電極之間形成的電場的削弱作用，本發明進一步的優選的，上述步驟s102可以包括(可參考圖3a)：在面狀電極10上形成絕緣層30，并通過構圖工藝在絕緣層30的表面對應待形成的狹縫電極20中每相鄰兩個條狀子電極201之間的位置均形成凹槽301。需要說明的是，在本發明中，構圖工藝，可指包括光刻工藝，或，包括光刻工藝以及刻蝕步驟，同時還可以包括打印、噴墨等其他用于形成預定圖形的工藝；光刻工藝，是指包括成膜、曝光、顯影等工藝過程的利用光刻膠、掩模板、曝光機等形成圖形的工藝。可根據本發明中所形成的結構選擇相應的構圖工藝。另外，對于該實施例中陣列基板的制作方法相關的其他信息，也可以參考前述陣列基板實施例中的具體描述，此處不再贅述。以上所述，僅為本發明的具體實施方式，但本發明的保護范圍并不局限于此，任何熟悉本
技術領域：
的技術人員在本發明揭露的技術范圍內，可輕易想到變化或替換，都應涵蓋在本發明的保護范圍之內。因此，本發明的保護范圍應以所述權利要求的保護范圍為準。當前第1頁12