專利名稱：半導體襯底的表面處理方法
技術領域：
本發明涉及半導體材料領域，尤其涉及一種半導體襯底的表面處理方法以及半導體襯底的制作方法。
背景技術：
體硅以及SOI材料合稱為硅基材料，是微電子的基礎材料，被廣泛應用到集成電 路的各個領域。以SOI材料為例，按其頂層硅薄層的厚度，可分為薄膜SOI (頂層硅通常小于IMffl)和厚膜SOI (頂層硅通常大于IMffl)兩大類。薄膜SOI市場95%的應用集中在8英寸和12英寸，其中絕大多數用戶為尖端微電子技術的引導者，如IBM、AMD、Motorola、Intel、UMC、TSMC、OKI等。目前供應商為日本信越(SHO、法國Soitec、日本SUMC0，其中前兩家供應了約90%以上的產品。薄膜SOI市場主要的驅動力來自于高速、低功耗產品，特別是微處理器(CPU)應用。這些產品的技術含量高，附加值大，是整個集成電路的龍頭。很多對SOI的報道均集中在以上這些激動人心的尖端應用上，而實際上SOI早期的應用集中在航空航天和軍事領域，現在拓展到功率和靈巧器件以及MEMS應用。特別是在汽車電子、顯示、無線通訊等方面發展迅速。由于電源的控制與轉換、汽車電子以及消費性功率器件方面對惡劣環境、高溫、大電流、高功耗方面的要求，使得在可靠性方面的嚴格要求不得不采用SOI器件。在這些領域多采用厚膜SOI材料，集中在6英寸和8英寸，目前的用戶包括美國 Maxim、ADI、TI (USA),日本 NEC、Toshiba、Panasonic、Denso、TI (Japan)、FUJI、Omron等，歐洲Philips、X-Fab等。這個領域的特點在于SOI器件技術相對比較成熟，技術含量相對較低，器件的利潤也相對降低，對SOI材料的價格比較敏感。在這些SOI材料用戶里面，很大的應用主要來源于各種應用中的驅動電路如Maxim的應用于主要為手機接受段的放大器電路！Panasonic、TI、FUJI、Toshiba、NEC等主要應用在顯示驅動電路中的掃描驅動電路；DENS0的應用主要在汽車電子、無線射頻電路等；Toshiba的應用甚至在空調的電源控制電路中；0mrOn主要在傳感器方面；ADI也主要在高溫電路、傳感器等；而Phillips的應用則主要是功率器件中的LDM0S，用于消費類電子中如汽車音響、聲頻、音頻放大器等；韓國的Magnchip(Hynix)則為Kopin生產用于數碼相機用的顯示驅動電路和為LG生產的PDP顯示驅動電路等。目前，厚膜SOI材料的主要制備技術為鍵合及背面腐蝕技術(BESOI)，其具有工藝簡單、成本低等優點，因此受到人們的重視。BESOI技術首先采用研磨的辦法減薄頂層硅，在此過程中在其表面形成一個幾微米厚的研磨損傷層。因此，隨后需要采用化學機械拋光(CMP)拋光去除損傷層并且降低其表面粗糙度以達到CMOS工藝的要求。而實驗表明，拋光會造成SOI的頂層硅厚度均勻性降低，并且CMP去除量越大整個頂層硅均勻性越差。如何降低研磨后的CMP工藝對頂層硅總厚度均勻性偏差的影響，這是本領域內技術人員長期面臨但一直無法解決的問題
發明內容
本發明所要解決的技術問題是，提供一種半導體襯底的表面處理方法以及半導體襯底的制作方法，提高襯底表面拋光后的平整度。為了解決上述問題，本發明提供了一種半導體襯底的表面處理方法，包括如下步驟提供一半導體襯底；研磨減薄所述半導體襯底的一表面；采用氧化物拋光漿料拋光所述半導體襯底的被研磨減薄的表面；采用半導體襯底拋光漿料拋光所述半導體襯底的被研磨減薄的表面。可選的，所述采用氧化物拋光漿料拋光所述半導體襯底的被研磨減薄的表面的步驟，進一步是采用雙面拋光工藝；所述采用半導體襯底拋光漿料拋光所述半導體襯底的被研磨減薄的表面的步驟，進一步是采用單面拋光工藝。可選的，所述采用氧化物拋光漿料拋光所述半導體襯底的被研磨減薄的表面的步驟，進一步是采用單面拋光工藝；所述采用半導體襯底拋光漿料拋光所述半導體襯底的被研磨減薄的表面的步驟，進一步是采用單面拋光工藝，且包括粗拋光步驟和精細拋光步驟。 本發明進一步提供了一種半導體襯底的制作方法，包括如下步驟提供支撐襯底；研磨減薄支撐襯底的一表面；采用氧化物拋光漿料拋光所述半導體襯底的被研磨減薄的表面；采用半導體襯底拋光漿料拋光所述半導體襯底的被研磨減薄的表面；提供器件襯底；在器件襯底的拋光表面和/或支撐襯底的一表面形成絕緣層；以絕緣層為中間層，將支撐襯底和器件襯底鍵合在一起。可選的，進一步包括如下步驟研磨減薄所述器件襯底的暴露表面；采用氧化物拋光漿料拋光所述器件襯底的被研磨減薄的表面；采用半導體襯底拋光漿料拋光所述器件襯底的被研磨減薄的表面。本發明的優點在于，研磨工藝會在半導體襯底的表面形成一層自然氧化層，本發明采用了能夠腐蝕半導體襯底的自然氧化層的氧化物拋光漿料對半導體襯底實施拋光，保證在對半導體襯底表面化學機械拋光之前，半導體襯底的表面是絕對無任何多余物質的，避免不同物質的機械強度不同對研磨造成影響。


附圖I所示是本發明所述半導體襯底的表面處理方法具體實施方式
的實施步驟示意圖。附圖2A至附圖2D所示是附圖I所示方法的工藝流程圖。附圖3所示是本發明所述半導體襯底的制作方法具體實施方式
的實施步驟示意圖。
具體實施例方式下面結合附圖對本發明提供的半導體襯底的表面處理方法以及半導體襯底的制作方法的具體實施方式
做詳細說明。首先結合附圖給出本發明所述半導體襯底的表面處理方法的具體實施方式
。附圖I所示是本具體實施方式
的實施步驟示意圖，包括步驟S100，提供一半導體襯底；步驟S110，研磨減薄所述半導體襯底的一表面；步驟S120，采用氧化物拋光漿料拋光所述半導體襯底的被研磨減薄的表面；步驟S130，采用半導體襯底拋光漿料拋光所述半導體襯底的被研磨減薄的表面。附圖2A至附圖2D所示是本具體實施方式
的工藝流程圖。附圖2A所不,參考步驟S100,提供一半導體襯底200。所述半導體襯底200可以是包括單晶硅襯底在內的任何一種常見的半導體襯底，本具體實施方式
以單晶硅為例。附圖2B所示,參考步驟S110,研磨減薄所述半導體襯底200的一表面。本步驟會在損傷的表面形成一層自然氧化層220。本步驟的目的在于減小半導體襯底200的總厚度偏差。研磨設備可以是線切割機或者雙面研磨機，優選為單面研磨機，首先粗磨快速減薄，砂輪轉速大于2000rpm，隨后精磨減小研磨造成的損傷，砂輪轉速大于2000rpm。此工藝會迅速減薄半導體襯底200，但同時也會在半導體襯底200的表面形成研磨損傷，并經對研磨工藝的仔細研究發現，研磨減薄的過程中，高速研磨會產生高溫，雖然有水冷，但是仍然會在損傷的表面形成一層自然氧化層 220。附圖2C所示，參考步驟S120，采用氧化物拋光漿料拋光所述半導體襯底200的被研磨減薄的表面。本步驟將半導體襯底200被研磨減薄表面的自然氧化層220除去。自然氧化層220由于是半導體襯底200的材料在高溫氧化下形成，故其機械強度與半導體襯底200本身通常是不一致的。在后續的化學機械拋光過程中，拋光液由SiO2拋漿組成，因此對半導體襯底200表面自然氧化層220的拋光是通過SiO2的機械研磨來實現，在這個過程中由于自然氧化層220機械強度與半導體襯底200的機械強度不一致的影響，拋光對半導體襯底200的去除量并不均勻，因此拋光后會造成或者半導體襯底200的厚度均勻性降低，并且化學機械拋光時間越長，厚度均勻性越差。·在發現這個問題的基礎上，本發明采用了能夠腐蝕半導體襯底200的自然氧化層220的氧化物拋光漿料對半導體襯底200實施拋光，保證在對半導體襯底200表面化學機械拋光之前，半導體襯底200的表面是絕對無任何多余物質的，避免不同物質的機械強度不同對研磨造成影響，提高襯底表面的平整度。本領域技術人員可以根據實際情況選擇不同成分的拋光液和拋光方式。拋光方式可以是單面拋光或者雙面拋光，或者兩者的結合，拋光液可以根據襯底材料靈活選取。如果整體工藝采用單面和雙面拋光的結合，則本步驟為雙面拋光，注入氧化物拋光漿料，氧化物拋光漿與水的比例小于1:100，拋光時間小于10分鐘。如果整體工藝采用單面拋光，則本步驟為單面拋光，注入專用的氧化物拋光漿料，氧化物拋光漿與水的比例小于I : 100，拋光時間小于10分鐘。附圖2D所示，參考步驟S130，采用半導體襯底拋光漿料拋光所述半導體襯底200的被研磨減薄的表面。本步驟的目的在于將半導體襯底200的被研磨減薄的表面平坦化。若步驟S120采用的是雙面拋光工藝，則本步驟為單面拋光，首先實施粗拋光，使用粗拋漿，拋漿與水的比例小于為I :100 ;在實施精細拋光，精細拋光中，精拋漿與水的比例應小于I :100，本步驟總的拋光去除量不大于8微米。亦可以不采用粗拋光過程，而應選用5%HF或者10%的HF酸處理雙面拋光后的半導體襯底200，浸泡不超過5分鐘，隨后直接實施精細拋光，精拋漿與水的比例應小于I :100，總的拋光去除量不大于8微米。若步驟S120采用的是單面拋光，則本步驟為單面拋光，首先實施粗拋光，使用粗拋漿，拋漿與水的比例小于為1:100 ;在實施精細拋光，精細拋光中，精拋漿與水的比例應小于I : 100，本步驟總的拋光去除量不大于8微米。接下來結合附圖給 出本發明所述半導體襯底的制作方法的具體實施方式
。附圖3所示是本具體實施方式
的實施步驟示意圖，包括步驟S300，提供支撐襯底；步驟S311，研磨減薄支撐襯底的一表面；步驟S312，采用氧化物拋光漿料拋光所述半導體襯底的被研磨減薄的表面；步驟S313，采用半導體襯底拋光漿料拋光所述半導體襯底的被研磨減薄的表面；步驟S321，提供器件襯底；步驟S322，在器件襯底的拋光表面和/或支撐襯底的一表面形成絕緣層；步驟S323，以絕緣層為中間層，將支撐襯底和器件襯底鍵合在一起；步驟S331，研磨減薄所述器件襯底的暴露表面；步驟S332，采用氧化物拋光漿料拋光所述器件襯底的被研磨減薄的表面；步驟S333，采用半導體襯底拋光漿料拋光所述器件襯底的被研磨減薄的表面。其中步驟S300至步驟S313的實施，請參考前一具體實施方式
，此處不再贅述。步驟S322，在器件襯底的拋光表面和/或支撐襯底的一表面形成絕緣層，可以采用氧化工藝，也可以采用PECVD或者LPCVD淀積絕緣層，絕緣介質可以是二氧化硅也可以是氮化硅。優化工藝是標準的熱氧化工藝，氧化條件可以濕氧也可以是干氧，氧化工藝取決于需要的氧化層厚度，溫度為900-1400°C，濕氧氧化，氧化層厚度需依據最終SOI的厚度決定。該鍵合可以是親水鍵合也可以是疏水鍵合，優化為親水鍵合。此時，可以選擇等離子輔助的親水鍵合也可以是普通的親水鍵合。步驟S323，以絕緣層為中間層，將支撐襯底和器件襯底鍵合在一起，如果采用等離子體輔助親水鍵合，首先采用Ar或者N2或者02離子對表面進行處理，隨后進行退火加固，退火溫度為50-700 °C，優化為300 °C，退火時間為10 min到10小時，優化為2. 5小時，退火氣氛為氧氣、氬氣、氮氣或者其混合氣體。如果采用傳統的親水或疏水鍵合，加固溫度為800-1400°C，退火時間為O. 5-10小時，退火氣氛為氧氣、氬氣、氮氣或者其混合氣體。鍵合后，還可以根據需要選擇進行倒角。倒角寬度由客戶規格決定，通常為I. 5mm。將倒角后的襯底對在TMAH溶液中腐蝕，去除100微米邊緣殘余硅層。優化的辦法是采用旋轉腐蝕的辦法，噴灑TMAH腐蝕液，腐蝕過程中，襯底對在旋轉，轉速為100-10000rpm，優化為lOOOrpm，TMAH溫度優化為95°C。鍵合完畢后的襯底，如果器件襯底的厚度超過實際需求，還可以對器件襯底進行減薄處理，減薄可以采用步驟S331至步驟S333所述方法，以提高器件襯底表面的平整度。實施過程請參考前一具體實施方式
，此處不再贅述。以上所述僅是本發明的優選實施方式，應當指出，對于本技術領域的普通技術人員，在不脫離本發明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本發明的保護范圍。
權利要求
1.一種半導體襯底的表面處理方法，其特征在于，包括如下步驟 提供一半導體襯底； 研磨減薄所述半導體襯底的一表面； 采用氧化物拋光漿料拋光所述半導體襯底的被研磨減薄的表面； 采用半導體襯底拋光漿料拋光所述半導體襯底的被研磨減薄的表面。
2.根據權利要求I所述的方法，其特征在于，所述采用氧化物拋光漿料拋光所述半導體襯底的被研磨減薄的表面的步驟，進一步是采用雙面拋光工藝。
3.根據權利要求2所述的方法，其特征在于，所述采用半導體襯底拋光漿料拋光所述半導體襯底的被研磨減薄的表面的步驟，進一步是采用單面拋光工藝。
4.根據權利要求I所述的方法，其特征在于，所述采用氧化物拋光漿料拋光所述半導體襯底的被研磨減薄的表面的步驟，進一步是采用單面拋光工藝。
5.根據權利要求4所述的方法，其特征在于，所述采用半導體襯底拋光漿料拋光所述半導體襯底的被研磨減薄的表面的步驟，進一步是采用單面拋光工藝，且包括粗拋光步驟和精細拋光步驟。
6.一種半導體襯底的制作方法，其特征在于，包括如下步驟 提供支撐襯底； 研磨減薄支撐襯底的一表面； 采用氧化物拋光漿料拋光所述半導體襯底的被研磨減薄的表面； 采用半導體襯底拋光漿料拋光所述半導體襯底的被研磨減薄的表面； 提供器件襯底； 在器件襯底的拋光表面和/或支撐襯底的一表面形成絕緣層； 以絕緣層為中間層，將支撐襯底和器件襯底鍵合在一起。
7.根據權利要求6所述的方法，其特征在于，進一步包括如下步驟 研磨減薄所述器件襯底的暴露表面； 采用氧化物拋光漿料拋光所述器件襯底的被研磨減薄的表面； 采用半導體襯底拋光漿料拋光所述器件襯底的被研磨減薄的表面。
全文摘要
本發明提供了一種半導體襯底的表面處理方法以及半導體襯底的制作方法。所述半導體襯底的表面處理方法包括如下步驟提供一半導體襯底；研磨減薄所述半導體襯底的一表面；采用氧化物拋光漿料拋光所述半導體襯底的被研磨減薄的表面；采用半導體襯底拋光漿料拋光所述半導體襯底的被研磨減薄的表面。本發明的優點在于，研磨工藝會在半導體襯底的表面形成一層自然氧化層，本發明采用了能夠腐蝕半導體襯底的自然氧化層的氧化物拋光漿料對半導體襯底實施拋光，保證在對半導體襯底表面化學機械拋光之前，半導體襯底的表面是絕對無任何多余物質的，避免不同物質的機械強度不同對研磨造成影響。
文檔編號B24B29/02GK102909639SQ20121042289
公開日2013年2月6日 申請日期2012年10月30日 優先權日2012年10月30日
發明者魏星, 曹共柏, 張峰, 張苗, 王曦 申請人:上海新傲科技股份有限公司