專利名稱：具有超結(jié)結(jié)構(gòu)的半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，尤其是一種具有超結(jié)結(jié)構(gòu)的半導(dǎo)體器件及其制造方法，屬于半導(dǎo)體器件的技術(shù)領(lǐng)域。
背景技術(shù)：
具有超結(jié)結(jié)構(gòu)(Super Junction)的半導(dǎo)體功率MOSFET器件具有高耐壓和低導(dǎo)通電阻的電學(xué)特性。超結(jié)結(jié)構(gòu)形成于器件的漂移層內(nèi)。該漂移層包括N導(dǎo)電類型柱(N柱)和 P導(dǎo)電類型柱(P柱)，N柱與P柱交替鄰接設(shè)置而成的多個(gè)P-N柱對(duì)形成超結(jié)結(jié)構(gòu)。N柱具有N導(dǎo)電類型雜質(zhì)，P柱具有P導(dǎo)電類型雜質(zhì)，而且，N柱的雜質(zhì)量與P柱的雜質(zhì)量保持一致。當(dāng)具有超結(jié)結(jié)構(gòu)的MOSFET器件截止時(shí)，超結(jié)結(jié)構(gòu)中的N柱和P柱分別被耗盡，耗盡層從每個(gè)N柱與P柱間的P-N結(jié)界面延伸，由于N柱內(nèi)的雜質(zhì)量和P柱內(nèi)的雜質(zhì)量相等，因此耗盡層延伸并且完全耗盡N柱與P柱，從而支持器件耐壓。一個(gè)完整的具有超結(jié)結(jié)構(gòu)的MOSFET器件，其包括元件區(qū)域和周邊區(qū)域，所述周邊區(qū)域環(huán)繞包圍元件區(qū)域。所述元件區(qū)域提供器件導(dǎo)通工作時(shí)電流流通的區(qū)域，所述周邊區(qū)域提供器件耐壓工作時(shí)電場向元件區(qū)域周邊延伸所需的耐受區(qū)域。在所述具有超結(jié)結(jié)構(gòu)的 MOSFET器件當(dāng)中，超結(jié)結(jié)構(gòu)同時(shí)位于MOSFET器件的元件區(qū)域和周邊區(qū)域，并且在MOSFET器件的制造過程當(dāng)中，元件區(qū)域的超結(jié)結(jié)構(gòu)和周邊區(qū)域的超結(jié)結(jié)構(gòu)，其制造工藝是在相同時(shí)間采用相同方法完成的。目前公知的制造超結(jié)結(jié)構(gòu)的半導(dǎo)體工藝方法包括1)、多次外延、光刻和注入的制造工藝；具體來講是指在給定的N型半導(dǎo)體基板上通過光刻工藝曝光出多個(gè)窗口 ；然后通過離子注入工藝向所述窗口內(nèi)的N型半導(dǎo)體基板中注入P型雜質(zhì)；隨后在上述注入有P型雜質(zhì)的N型半導(dǎo)體基板上生長N型外延層，并根據(jù)預(yù)先設(shè)定重復(fù)若干次上述光刻、注入、外延生長相關(guān)工藝過程；最后通過高溫?zé)徇^程使得上述N型外延層及N型半導(dǎo)體基板中的P 型雜質(zhì)擴(kuò)散并上下連通形成P柱，從而形成交替鄰接排布的P柱和N柱，即超結(jié)結(jié)構(gòu)。此方法由于需要多次光刻和外延工藝，其工藝過程中的一致性與穩(wěn)定性較難控制，并且制造成本昂貴，不利于產(chǎn)品性價(jià)比的提高。目前公知的制造超結(jié)結(jié)構(gòu)的半導(dǎo)體工藝方法還包括2)、溝槽刻蝕與外延填充的制造工藝。中國專利CN 101872724A中所介紹的《超級(jí)結(jié)MOSFET的制作方法》，就涉及了一種使用溝槽外延填充工藝來制造超結(jié)結(jié)構(gòu)的方法。具體來講是指在給定的N型半導(dǎo)體基板上通過溝槽刻蝕相關(guān)工藝刻蝕出指定深寬比的溝槽；然后利用外延生長工藝將P型外延填入溝槽；隨后通過刻蝕或化學(xué)機(jī)械拋光的方法平坦化N型半導(dǎo)體基板表面，從而形成交替鄰接排布的P柱和N柱，即超結(jié)結(jié)構(gòu)。此方法對(duì)比上述多次外延、光刻和注入的制造工藝， 大大降低了器件的制造成本。與此同時(shí)，由于在此方法中P柱是通過P型外延生長填充所形成的，因此外延生長工藝直接決定了溝槽內(nèi)P柱的一致性，從而直接影響器件的耐壓穩(wěn)定性與可靠性。外延生長工藝的特性主要是由外延生長設(shè)備和半導(dǎo)體基板生長外延所具有的物理特性所決定的，當(dāng)半導(dǎo)體基板和外延生長設(shè)備選定后，如何能夠進(jìn)一步提高通過外延生長填充所形成的P柱的一致性，就成為了擺在器件設(shè)計(jì)人員面前的一個(gè)挑戰(zhàn)。

發(fā)明內(nèi)容
本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種具有超結(jié)結(jié)構(gòu)的半導(dǎo)體器件及其制造方法，其耐壓一致性和可靠性好，制造工藝簡單，制造成本低廉，適宜于批量生產(chǎn)。按照本發(fā)明提供的技術(shù)方案，所述具有超結(jié)結(jié)構(gòu)的半導(dǎo)體器件，在所述半導(dǎo)體器件的俯視平面上，包括位于半導(dǎo)體基板上的元件區(qū)域和周邊區(qū)域，所述元件區(qū)域位于半導(dǎo)體基板的中心區(qū)，周邊區(qū)域位于元件區(qū)域的外圍，并且環(huán)繞包圍所述元件區(qū)域；在所述半導(dǎo)體器件的截面上，在半導(dǎo)體基板的第一導(dǎo)電類型外延層內(nèi)包括若干對(duì)具有第一導(dǎo)電類型的第一柱和具有第二導(dǎo)電類型的第二柱；所述具有第一導(dǎo)電類型的第一柱與具有第二導(dǎo)電類型的第二柱沿著電流流通的方向在半導(dǎo)體基板的第一導(dǎo)電類型外延層內(nèi)延伸；在垂直電流流通的方向上，由所述第一柱和第二柱構(gòu)成的多對(duì)PN柱交替連接設(shè)置，以在半導(dǎo)體基板內(nèi)形成超結(jié)結(jié)構(gòu)；其創(chuàng)新在于
所述超結(jié)結(jié)構(gòu)存在于元件區(qū)域與周邊區(qū)域；所述周邊區(qū)域內(nèi)超結(jié)結(jié)構(gòu)對(duì)應(yīng)PN柱接觸面的晶面與所述元件區(qū)域內(nèi)超結(jié)結(jié)構(gòu)對(duì)應(yīng)PN柱接觸面的晶面屬于相同晶面簇。在所述半導(dǎo)體器件的截面上，在所述元件區(qū)域與周邊區(qū)域內(nèi)形成超結(jié)結(jié)構(gòu)的任意 PN柱對(duì)在半導(dǎo)體基板內(nèi)的延伸方向均垂直于半導(dǎo)體基板的表面。在所述半導(dǎo)體器件的截面上，所述元件區(qū)域內(nèi)任意PN柱對(duì)的深度及寬度均相同。在所述半導(dǎo)體器件的截面上，所述元件區(qū)域內(nèi)包括MOS結(jié)構(gòu)，所述MOS結(jié)構(gòu)為平面型MOS結(jié)構(gòu)或溝槽型MOS結(jié)構(gòu)。在所述半導(dǎo)體器件的俯視平面上，所述周邊區(qū)域包括平行于元件區(qū)域內(nèi)對(duì)應(yīng)PN 柱對(duì)的第一區(qū)域及垂直于所述元件區(qū)域內(nèi)對(duì)應(yīng)PN柱對(duì)的第二區(qū)域，所述第一區(qū)域與第二區(qū)域相互連接后環(huán)繞包圍元件區(qū)域；第一區(qū)域內(nèi)的PN柱對(duì)與元件區(qū)域內(nèi)的PN柱對(duì)相互平行，第二區(qū)域內(nèi)的PN柱對(duì)與元件區(qū)域內(nèi)的PN柱對(duì)分布相對(duì)應(yīng)一致，且第二區(qū)域內(nèi)的PN柱對(duì)與元件區(qū)域內(nèi)PN柱對(duì)相應(yīng)延伸后重合連接。在所述半導(dǎo)體器件的俯視平面上，所述周邊區(qū)域包括平行于元件區(qū)域內(nèi)對(duì)應(yīng)PN 柱對(duì)的第一區(qū)域及垂直于所述元件區(qū)域內(nèi)對(duì)應(yīng)PN柱對(duì)的第二區(qū)域，所述第一區(qū)域與第二區(qū)域相互連接后環(huán)繞包圍元件區(qū)域；第一區(qū)域內(nèi)的PN柱對(duì)與元件區(qū)域內(nèi)的PN柱對(duì)相互平行，第二區(qū)域內(nèi)的PN柱對(duì)于元件區(qū)域內(nèi)的PN柱對(duì)相互垂直，且第二區(qū)域內(nèi)的PN柱對(duì)與第一區(qū)域內(nèi)的PN柱對(duì)對(duì)應(yīng)連接并相互垂直。一種具有超結(jié)結(jié)構(gòu)的半導(dǎo)體器件制造方法，所述半導(dǎo)體器件的制造方法包括如下步驟
a、提供具有第一導(dǎo)電類型的半導(dǎo)體基板，所述半導(dǎo)體基板包括第一導(dǎo)電類型外延層與第一導(dǎo)電類型襯底；
b、在所述半導(dǎo)體基板對(duì)應(yīng)的第一導(dǎo)電類型外延層表面淀積硬掩膜層； C、選擇性的掩蔽和刻蝕硬掩膜層，形成多個(gè)溝槽刻蝕的硬掩膜開口 ；
d、通過硬掩膜開口，利用各向異性刻蝕方法在第一導(dǎo)電類型外延層上刻蝕出多個(gè)溝槽，所述溝槽在第一導(dǎo)電類型外延層中延伸的方向垂直于第一導(dǎo)電類型半導(dǎo)體基板表面，所述任意溝槽具有溝槽側(cè)壁，所述任意溝槽側(cè)壁的半導(dǎo)體材料晶面屬于相同的晶面簇；
e、去除第一導(dǎo)電類型外延層表面的硬掩膜層；
f、在第一導(dǎo)電類型外延層表面上淀積生長第二導(dǎo)電類型外延層，所述第二導(dǎo)電類型外延層填充在上述溝槽內(nèi)，并覆蓋于第一導(dǎo)電類型外延層的表面；
g、對(duì)覆蓋于第一導(dǎo)電類型外延層表面的第二導(dǎo)電類型外延層進(jìn)行拋光和平坦化，在第一導(dǎo)電類型外延層內(nèi)形成具有第二導(dǎo)電類型的第二柱；
h、在上述半導(dǎo)體基板對(duì)應(yīng)于第一導(dǎo)電類型外延層的表面上，通過常規(guī)半導(dǎo)體工藝，得到半導(dǎo)體器件對(duì)應(yīng)的元件區(qū)域與周邊區(qū)域；所述元件區(qū)域包括平面型MOS結(jié)構(gòu)或溝槽型 MOS結(jié)構(gòu)。所述硬掩膜層為LPTE0S、熱氧化二氧化硅加化學(xué)氣相沉積二氧化硅或熱二氧化硅加氮化硅。所述半導(dǎo)體基板的材料包括硅。所述步驟d中，任意溝槽側(cè)壁的半導(dǎo)體材料晶面的晶面簇為晶面簇{100}或晶面簇{ 110 }。所述“第一導(dǎo)電類型”和“第二導(dǎo)電類型”兩者中，對(duì)于N型半導(dǎo)體器件，第一導(dǎo)電類型指N型，第二導(dǎo)電類型為P型；對(duì)于P型半導(dǎo)體器件，第一導(dǎo)電類型與第二導(dǎo)電類型所指的類型與N型半導(dǎo)體器件正好相反。本發(fā)明的優(yōu)點(diǎn)
1、通過在第一導(dǎo)電類型的半導(dǎo)體基板上形成指定排布方式的溝槽，所述溝槽依據(jù)指定排布方式使得任意溝槽側(cè)壁的半導(dǎo)體材料晶面均屬于相同的晶面簇，那么在溝槽填充生長第二導(dǎo)電類型外延層時(shí)，所述第二導(dǎo)電類型外延層在具有相同晶面簇的半導(dǎo)體材料晶面表面生長時(shí)，其生長速率、晶格密度等物理特性均會(huì)保持一致，因此可以使得半導(dǎo)體基板上各處溝槽內(nèi)第二導(dǎo)電類型外延層填充的一致性更加均勻，從而確保構(gòu)成超結(jié)結(jié)構(gòu)的P柱雜質(zhì)濃度和分布更加均勻，保證了各處PN柱對(duì)的雜質(zhì)平衡匹配，防止器件在耐壓工作時(shí)出現(xiàn)漏源間漏電流(Idss)過大，器件過早擊穿，增強(qiáng)了器件耐壓特性的可靠性。2、本發(fā)明在器件版圖(layout)設(shè)計(jì)時(shí)即可按照指定排布方式設(shè)定溝槽刻蝕加工工藝前所需的光刻膠掩膜曝光與不曝光部分的排布圖形，光刻加工工藝過程中所需的光刻版(Photo Mask)按照版圖來制作，然后在器件加工過程中通過投影光刻工藝將版圖上的圖形轉(zhuǎn)移至半導(dǎo)體基板上，最終再利用干法刻蝕工藝形成溝槽刻蝕的硬掩膜和溝槽；上述光刻和刻蝕工藝均屬于現(xiàn)有半導(dǎo)體常規(guī)加工工藝，工藝條件和設(shè)備與現(xiàn)有通過溝槽填充形成超結(jié)結(jié)構(gòu)的半導(dǎo)體工藝完全兼容，在提升產(chǎn)品性能的同時(shí)并未增加任何制造成本，從而提高了產(chǎn)品的性價(jià)比。


圖1為本發(fā)明半導(dǎo)體器件實(shí)施例1的俯視平面圖。圖2為圖1的A-A的剖視圖。圖3為本發(fā)明半導(dǎo)體器件實(shí)施例2的俯視平面圖。圖4 圖8為本發(fā)明半導(dǎo)體器件的具體實(shí)施工藝步驟剖視圖，其中 圖4為半導(dǎo)體基板的結(jié)構(gòu)示意圖。圖5為形成刻蝕溝槽硬掩膜開口后的剖視圖。
圖6為形成溝槽后的剖視圖。圖7為對(duì)第二導(dǎo)電類型外延層平坦化后的剖視圖。圖8為形成完整MOS結(jié)構(gòu)后的剖視圖。圖9為在本發(fā)明半導(dǎo)體器件實(shí)施例1和實(shí)施例2中，當(dāng)選取表面晶向?yàn)閧100}的半導(dǎo)體基板時(shí)，半導(dǎo)體器件元件區(qū)域內(nèi)溝槽的側(cè)壁晶向與周邊區(qū)域內(nèi)溝槽的側(cè)壁晶向示意圖。圖10為現(xiàn)有具有超結(jié)結(jié)構(gòu)的MOSFET器件俯視平面圖。圖11為圖10中半導(dǎo)體器件周邊區(qū)域內(nèi)圓弧形狀PN柱對(duì)的俯視平面放大示意圖。圖12為圖11中，當(dāng)選取周邊區(qū)域PN柱對(duì)與元件區(qū)域PN柱對(duì)成45度夾角時(shí)，半導(dǎo)體器件元件區(qū)域內(nèi)溝槽的側(cè)壁晶向與周邊區(qū)域內(nèi)溝槽的側(cè)壁晶向示意圖。附圖標(biāo)記說明1-元件區(qū)域、2-周邊區(qū)域、3-P柱、4-N柱、5-導(dǎo)電多晶硅、6-N型外延層、7-絕緣介質(zhì)層、8-N+襯底、9-P型阱區(qū)、IO-N型源區(qū)、11-M0S結(jié)構(gòu)、12-絕緣氧化層、 13-硬掩膜開口、14-硬掩膜層、15-溝槽、16-源極金屬、17-第一區(qū)域、18-第二區(qū)域、19-半導(dǎo)體基板、20-P柱區(qū)及21-N柱區(qū)。
具體實(shí)施例方式下面結(jié)合具體附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步說明。為了能夠提高半導(dǎo)體器件耐壓一致性及可靠性，以N型MOSFET半導(dǎo)體器件為例， 來說明本發(fā)明的結(jié)構(gòu)及相應(yīng)的特征。在半導(dǎo)體器件的俯視平面上，包括位于半導(dǎo)體基板19 上的元件區(qū)域1和周邊區(qū)域2，所述元件區(qū)域1位于半導(dǎo)體基板19的中心區(qū)，周邊區(qū)域2位于元件區(qū)域1的外圍，并且環(huán)繞包圍所述元件區(qū)域1 ；在所述半導(dǎo)體器件的截面上，在半導(dǎo)體基板19的N型外延層6內(nèi)包括若干對(duì)P柱3和N柱4 ；所述P柱3與N柱4沿著電流流通的方向在半導(dǎo)體基板19的N型外延層6內(nèi)延伸；在垂直電流流通的方向上，由所述P柱 3和N柱4構(gòu)成的多對(duì)PN柱交替連接設(shè)置，以在半導(dǎo)體基板19內(nèi)形成超結(jié)結(jié)構(gòu)。所述超結(jié)結(jié)構(gòu)存在于元件區(qū)域1與周邊區(qū)域2 ；所述周邊區(qū)域2內(nèi)超結(jié)結(jié)構(gòu)對(duì)應(yīng)PN柱接觸面的晶面與所述元件區(qū)域1內(nèi)超結(jié)結(jié)構(gòu)對(duì)應(yīng)PN柱接觸面的晶面屬于相同晶面簇。通過將周邊區(qū)域 1內(nèi)的超結(jié)結(jié)構(gòu)對(duì)應(yīng)PN柱接觸面的晶面與所述元件區(qū)域2內(nèi)超結(jié)結(jié)構(gòu)對(duì)應(yīng)PN柱接觸面的晶面設(shè)置為相同的晶面簇，能夠使得在形成P柱3過程中其生長速率、晶格密度等物理特性會(huì)保持一致，因此可以使得半導(dǎo)體基板19上各處溝槽15內(nèi)P型外延層填充的更加均勻一致，從而確保構(gòu)成超結(jié)結(jié)構(gòu)的P柱雜質(zhì)濃度和分布更加均勻，保證了各處PN柱對(duì)的雜質(zhì)平衡匹配，防止器件在耐壓工作時(shí)出現(xiàn)漏源間漏電流(Idss)過大，器件過早擊穿，增強(qiáng)了器件耐壓特性的可靠性。具體地，周邊區(qū)域2在環(huán)繞包圍元件區(qū)域1時(shí)，根據(jù)元件區(qū)域1內(nèi)PN柱的設(shè)置情況可以將周邊區(qū)域2分為第一區(qū)域17及第二區(qū)域18，其中，第一區(qū)域17平行于元件區(qū)域1 內(nèi)的PN柱，第二區(qū)域18垂直于元件區(qū)域1內(nèi)的PN柱。在第一區(qū)域17及第二區(qū)域18內(nèi)均設(shè)置有PN柱對(duì)，通過相應(yīng)PN柱對(duì)與元件區(qū)域1內(nèi)的PN柱對(duì)的平行或垂直關(guān)系，以使得周邊區(qū)域2內(nèi)超結(jié)結(jié)構(gòu)對(duì)應(yīng)PN柱接觸面的晶面與所述元件區(qū)域1內(nèi)超結(jié)結(jié)構(gòu)對(duì)應(yīng)PN柱接觸面的晶面屬于相同晶面簇。當(dāng)然，只要能夠使得周邊區(qū)域2內(nèi)超結(jié)結(jié)構(gòu)對(duì)應(yīng)PN柱接觸面的晶面與所述元件區(qū)域1內(nèi)超結(jié)結(jié)構(gòu)對(duì)應(yīng)PN柱接觸面的晶面屬于相同晶面簇，都能夠達(dá)到本發(fā)明的目的。下面通過實(shí)施例1和實(shí)施例2具體實(shí)施來對(duì)本發(fā)明作具體的說明。實(shí)施例1
如圖1所示在所述半導(dǎo)體器件的俯視平面上，所述元件區(qū)域1包括有P柱3和N柱4， 相鄰P柱3和N柱4構(gòu)成超結(jié)結(jié)構(gòu)的PN柱對(duì)，所述元件區(qū)域1包括多對(duì)平行連接設(shè)置的PN 柱對(duì)區(qū)；所述元件區(qū)域1內(nèi)還包括有導(dǎo)電多晶硅5，所述導(dǎo)電多晶硅5位于N柱4對(duì)應(yīng)的區(qū)域內(nèi)，并位于N柱4的上方。圖1中突出顯示了周邊區(qū)域2，通過突出顯示周邊區(qū)域2內(nèi)的 PN柱對(duì)與元件區(qū)域1內(nèi)的PN柱對(duì)的關(guān)系，來說明本實(shí)施例的有效性。在所述半導(dǎo)體器件的俯視平面上，所述周邊區(qū)域2包括平行于元件區(qū)域1內(nèi)PN柱對(duì)的第一區(qū)域17及垂直于元件區(qū)域1內(nèi)PN柱對(duì)的第二區(qū)域18，所述第一區(qū)域17及第二區(qū)域18內(nèi)均設(shè)置有超結(jié)結(jié)構(gòu)；第一區(qū)域17與第二區(qū)域18首尾依次連接，并形成包圍環(huán)繞元件區(qū)域1的結(jié)構(gòu)。其中，第一區(qū)域17內(nèi)的PN柱對(duì)平行于元件區(qū)域1內(nèi)的PN柱對(duì)，即第一區(qū)域17內(nèi)的PN柱對(duì)在軸線方向上平行于元件區(qū)域1內(nèi)對(duì)應(yīng)PN柱對(duì)的方向。圖1中，第一區(qū)域17及第二區(qū)域18分別為相應(yīng)大括號(hào)對(duì)應(yīng)的區(qū)域，第一區(qū)域17及第二區(qū)域18有相應(yīng)的交叉結(jié)合部。第二區(qū)域18內(nèi)的PN柱對(duì)垂直于元件區(qū)域1內(nèi)對(duì)應(yīng)PN柱對(duì)，即第二區(qū)域 18內(nèi)的PN柱對(duì)在軸向方向垂直于元件區(qū)域1內(nèi)對(duì)應(yīng)PN柱對(duì)的方向；且第二區(qū)域18內(nèi)的 PN柱對(duì)與第一區(qū)域17內(nèi)的PN柱對(duì)的對(duì)應(yīng)端部相互連接，且第二區(qū)域18內(nèi)的PN柱對(duì)于第一區(qū)域17內(nèi)的PN柱對(duì)的軸線相互垂直。通過上述設(shè)置后，能夠使得周邊區(qū)域2內(nèi)超結(jié)結(jié)構(gòu)對(duì)應(yīng)PN柱接觸面的晶面與所述元件區(qū)域1內(nèi)超結(jié)結(jié)構(gòu)對(duì)應(yīng)PN柱接觸面的晶面屬于相同晶面簇。周邊區(qū)域2內(nèi)超結(jié)結(jié)構(gòu)的PN柱接觸面的晶面都屬于相同的晶面簇，同時(shí)，元件區(qū)域1內(nèi)超結(jié)結(jié)構(gòu)的PN柱接觸面的晶面也都屬于相同的晶面簇。如圖2所示，在所述具有超結(jié)結(jié)構(gòu)的半導(dǎo)體器件的截面上，包括元件區(qū)域1和周邊區(qū)域2，所述元件區(qū)域1位于半導(dǎo)體基板19的中心區(qū)域，周邊區(qū)域2位于元件區(qū)域1的外圍，并環(huán)繞所述元件區(qū)域1。所述半導(dǎo)體基板19包括N型外延層6與N+襯底8，所述N型外延層6鄰接所述N+襯底8。在所述具有超結(jié)結(jié)構(gòu)的半導(dǎo)體器件的截面上，所述N型外延層6內(nèi)包括多對(duì)具有N型導(dǎo)電類型的第一柱和具有P型導(dǎo)電類型的第二柱，即N柱4形成第一柱，P柱3形成第二柱。所述N柱4和P柱3在N型外延層6內(nèi)交替設(shè)置，形成超結(jié)結(jié)構(gòu)；所述N柱4與P柱3沿著電流流通的方向在半導(dǎo)體基板的N型外延層6內(nèi)延伸，即P柱 3在N型外延層6內(nèi)向靠近N+襯底8的方向延伸；在垂直于電流流通的方向上，N柱4與P 柱3交替連接設(shè)置形成超結(jié)結(jié)構(gòu)，所述超結(jié)結(jié)構(gòu)設(shè)置于器件元件區(qū)域1及周邊區(qū)域2。在所述半導(dǎo)體器件橫截面上，所述N型外延層6內(nèi)設(shè)置有多對(duì)交替鄰接設(shè)置的PN 柱對(duì)，每對(duì)PN柱對(duì)均由一個(gè)N柱4和一個(gè)P柱3相連構(gòu)成。所述P柱3沿著電流流通的方向在N型外延層6內(nèi)向N+襯底8的方向延伸，延伸的距離小于N型外延層6的厚度；元件區(qū)域1內(nèi)任意PN柱對(duì)的寬度及深度均相同。N型外延層6在沿著電流流通的方向上被多個(gè) P柱3分隔為多個(gè)與對(duì)應(yīng)P柱3相鄰接的N柱4。在所述半導(dǎo)體器件的截面上，所述元件區(qū)域1的元件具有MOS結(jié)構(gòu)11，所述MOS結(jié)構(gòu)11包括平面型MOSFET或溝槽型MOSFET結(jié)構(gòu)；元件區(qū)域內(nèi)電流在縱向流動(dòng)，即垂直于設(shè)置MOSFET的方向；也即沿著N型外延層6與N+襯底8間的方向流動(dòng)。圖2中，給出了平面型MOSFET的結(jié)構(gòu)。在所述半導(dǎo)體器件的截面上，在所述元件區(qū)域1中超結(jié)結(jié)構(gòu)的上部形成相互獨(dú)立的P型阱區(qū)9，所述相鄰的兩個(gè)P型阱區(qū)9由相應(yīng)的N柱4所隔離，P型阱區(qū)9與下方的P 柱3相連接；所述P型阱區(qū)9利用N柱4相隔離，保證MOS結(jié)構(gòu)11中電流流通的通道。在 P型阱區(qū)9的上部，設(shè)置相互獨(dú)立的N型源區(qū)10。部分的N型源區(qū)10、P型阱區(qū)9與N型源區(qū)10的橫向結(jié)深差、隔離P型阱區(qū)的N柱4被絕緣氧化層12所覆蓋，絕緣氧化層12上面覆蓋有導(dǎo)電多晶硅5，元件區(qū)域上的絕緣氧化層12和導(dǎo)電多晶硅5被絕緣介質(zhì)層7所包覆。絕緣介質(zhì)層7上面和相鄰絕緣介質(zhì)層7間的區(qū)域覆蓋填充有源極金屬16，源極金屬16 與曝露出來的N型源區(qū)10和P型阱區(qū)9電性連接成等電位。所述絕緣介質(zhì)層7還覆蓋周邊區(qū)域2超結(jié)結(jié)構(gòu)的上表面，所述源極金屬16還延伸覆蓋于部分周邊區(qū)域絕緣介質(zhì)層7的上表面；位于元件區(qū)域1與周邊區(qū)2域結(jié)合部的絕緣介質(zhì)層7上覆蓋有導(dǎo)電多晶硅5。實(shí)施例2
如圖3所示在所述半導(dǎo)體器件的俯視平面上，所述元件區(qū)域1包括有P柱3和N柱4， 相鄰P柱3和N柱4構(gòu)成超結(jié)結(jié)構(gòu)的PN柱對(duì)，所述元件區(qū)域1包括多對(duì)平行連接設(shè)置的PN 柱對(duì)區(qū)；所述元件區(qū)域1內(nèi)還包括有導(dǎo)電多晶硅5，所述導(dǎo)電多晶硅5位于N柱4對(duì)應(yīng)的區(qū)域內(nèi)，并位于N柱4的上方。在所述半導(dǎo)體器件的俯視平面上，所述周邊區(qū)域2包括平行于元件區(qū)域1內(nèi)PN柱對(duì)的第一區(qū)域17及垂直于元件區(qū)域1內(nèi)PN柱對(duì)的第二區(qū)域18，所述第一區(qū)域17及第二區(qū)域18內(nèi)均設(shè)置有超結(jié)結(jié)構(gòu)；第一區(qū)域17與第二區(qū)域18首尾依次連接，并形成包圍環(huán)繞元件區(qū)域1的結(jié)構(gòu)。圖3中，第一區(qū)域17及第二區(qū)域18分別為相應(yīng)大括號(hào)對(duì)應(yīng)的區(qū)域，第一區(qū)域17及第二區(qū)域18有相應(yīng)的交叉結(jié)合部。其中，第一區(qū)域17內(nèi)的PN柱對(duì)平行于元件區(qū)域1內(nèi)的PN柱對(duì)，即第一區(qū)域17內(nèi)的PN柱對(duì)在軸線方向上平行于元件區(qū)域1內(nèi)對(duì)應(yīng) PN柱對(duì)的方向。第二區(qū)域18內(nèi)的PN柱對(duì)也平行于元件區(qū)域1內(nèi)對(duì)應(yīng)PN柱對(duì)，第二區(qū)域 18內(nèi)的PN柱對(duì)與元件區(qū)域1內(nèi)的PN柱對(duì)的分布相對(duì)應(yīng)一致，且第二區(qū)域18內(nèi)的PN柱對(duì)與元件區(qū)域1內(nèi)PN柱對(duì)相應(yīng)延伸后重合連接，即第二區(qū)域18內(nèi)的PN柱對(duì)與元件區(qū)域1內(nèi)的PN柱對(duì)相互連接成整體，第二區(qū)域18內(nèi)的PN柱對(duì)也平行于第一區(qū)域17內(nèi)的PN柱對(duì)。 通過上述設(shè)置后，能夠使得周邊區(qū)域2內(nèi)超結(jié)結(jié)構(gòu)對(duì)應(yīng)PN柱接觸面的晶面與所述元件區(qū)域 1內(nèi)超結(jié)結(jié)構(gòu)對(duì)應(yīng)PN柱接觸面的晶面屬于相同晶面簇。圖3中B-B的剖視圖與實(shí)施例1中圖1的A-A剖視圖得到的結(jié)構(gòu)相同，本實(shí)施例中的所述元件區(qū)域1的元件采用平面型MOSFET ；當(dāng)將平面型MOSFET結(jié)構(gòu)換成溝槽型MOSFET 時(shí)，能夠得到相應(yīng)具有超結(jié)結(jié)構(gòu)的溝槽型MOSFET器件。上述實(shí)施例1和實(shí)施例2的半導(dǎo)體器件結(jié)構(gòu)，采用下述工藝步驟實(shí)現(xiàn)
a、提供具有N型導(dǎo)電類型的半導(dǎo)體基板19，所述半導(dǎo)體基板19的材料包括硅；所述半導(dǎo)體基板19包括N型外延層6與N+襯底8，其中N型外延層6用于提供超結(jié)結(jié)構(gòu)中的N柱， 其中N+襯底具有高摻雜濃度的N+導(dǎo)電類型；N型外延層鄰接N+襯底，半導(dǎo)體基板19材料對(duì)應(yīng)的晶面簇為晶面簇{ 100}或晶面簇{ 110}，如圖4所示；
b、在所述半導(dǎo)體基板19對(duì)應(yīng)的N型外延層6表面淀積硬掩膜層14；所述硬掩膜層14 可以采用LPTEOS (低壓化學(xué)氣相沉積四乙基原硅酸鹽)、熱氧化二氧化硅加化學(xué)氣相沉積二氧化硅或熱二氧化硅加氮化硅；
c、通過光刻工藝和刻蝕工藝，在N型外延層6上選擇性的掩蔽和刻蝕硬掩膜層14，形成具有多個(gè)用于溝槽刻蝕的硬掩膜開口 13，所述硬掩膜開口 13包括位于元件區(qū)域1的硬掩膜開口 13和位于周邊區(qū)域2的硬掩膜開口 13，所述硬掩膜開口 13從硬掩膜層14的表面延伸到N型外延層6的表面；如圖5所示；
d、利用硬掩膜開口13，在N型外延層6上利用各向異性刻蝕方法蝕出溝槽15 ；所述溝槽15由N型外延層6表面垂直向下在N型外延層6內(nèi)延伸指定距離，并將N型外延層6分隔為多個(gè)N柱4，所述N柱4的深度與溝槽15的深度一致；所述溝槽15包括位于元件區(qū)域 1的溝槽15和位于周邊區(qū)域2的溝槽15 ；所述元件區(qū)域1對(duì)應(yīng)溝槽15的溝槽側(cè)壁晶面與周邊區(qū)域2對(duì)應(yīng)溝槽15的溝槽側(cè)壁晶面屬于相同的晶面簇，如圖6所示；
周邊區(qū)域2內(nèi)的溝槽15包括位于第一區(qū)域17及第二區(qū)域18內(nèi)的溝槽15，通過將第一區(qū)域17及第二第二區(qū)域18內(nèi)的溝槽15側(cè)壁與元件區(qū)域1內(nèi)的溝槽側(cè)壁相平行或垂直分布設(shè)置，能夠使得元件區(qū)域1對(duì)應(yīng)溝槽15的溝槽側(cè)壁晶面與周邊區(qū)域2對(duì)應(yīng)溝槽15的溝槽側(cè)壁晶面屬于相同的晶面簇；從而當(dāng)溝槽15內(nèi)生長得到P柱4后，能夠使得所述周邊區(qū)域2內(nèi)超結(jié)結(jié)構(gòu)對(duì)應(yīng)PN柱接觸面的晶面與所述元件區(qū)域1內(nèi)超結(jié)結(jié)構(gòu)對(duì)應(yīng)PN柱接觸面的晶面屬于相同晶面簇；溝槽15的側(cè)壁垂直于N型外延層6的表面；
e、去除N型外延層6表面的硬掩膜層14；
f、在N型外延層6表面上淀積生長P型外延層，所述P型外延層填充在上述溝槽15內(nèi)， 并覆蓋在N型外延層6的表面上；當(dāng)溝槽15內(nèi)填充P型外延層后，P型外延層在N型外延層6內(nèi)形成P柱，得到P柱3后能在N型外延層6內(nèi)形成交替設(shè)置的N柱4和P柱3，從而得到位于元件區(qū)域1內(nèi)的超結(jié)結(jié)構(gòu)及周邊區(qū)域2內(nèi)的超結(jié)結(jié)構(gòu)；元件區(qū)域1內(nèi)任意對(duì)PN柱對(duì)的深度和寬度均相同；
g、對(duì)覆蓋在N型外延層6表面的P型外延層進(jìn)行拋光和平坦化，去除N型外延層6表面的P型外延層后，從而形成具有多對(duì)PN柱的半導(dǎo)體基板結(jié)構(gòu)，如圖7所示；
h、在上述半導(dǎo)體基板19對(duì)應(yīng)于N型外延層的表面上，通過常規(guī)半導(dǎo)體工藝，得到半導(dǎo)體器件對(duì)應(yīng)的元件區(qū)域1與周邊區(qū)域2 ；如圖2和圖8所示；所述元件區(qū)域的MOS結(jié)構(gòu)11包括平面型MOS結(jié)構(gòu)或溝槽型MOS結(jié)構(gòu)；所述平面型MOS結(jié)構(gòu)的制造方法可以參考ZL01807673.4中所公開的制造方法；所述溝槽型MOS結(jié)構(gòu)的制造方法可以參考 ZL200510110709. 8中所公開的制造方法；通過在元件區(qū)域1形成平面MOS結(jié)構(gòu)或溝槽型 MOS結(jié)構(gòu)，得到具有超結(jié)結(jié)構(gòu)的半導(dǎo)體器件結(jié)構(gòu)。 本發(fā)明具有超結(jié)結(jié)構(gòu)的半導(dǎo)體器件的工作機(jī)理為在實(shí)施例1與實(shí)施例2中，在所述半導(dǎo)體器件的俯視平面上，所述周邊區(qū)域2包括第一區(qū)域17及第二區(qū)域18，其中，第一區(qū)域17內(nèi)的PN柱對(duì)平行于元件區(qū)域1內(nèi)的PN柱對(duì)；第二區(qū)域18內(nèi)的PN柱對(duì)平行或垂直于元件區(qū)域1內(nèi)的PN柱對(duì)，通過設(shè)置第二區(qū)域18內(nèi)的PN柱對(duì)與元件區(qū)域1內(nèi)PN柱對(duì)平行或垂直，能夠得到對(duì)應(yīng)的半導(dǎo)體器件。在所述半導(dǎo)體器件的截面上，所述溝槽15由N型外延層 6表面垂直向下在N型外延層6內(nèi)延伸，因此，在所述N型半導(dǎo)體外延層6內(nèi)，各處溝槽的溝槽側(cè)壁均相互平行或相互垂直。如圖9所示，N型外延層6的表面為面abcd，面abBA為元件區(qū)域1內(nèi)溝槽的溝槽側(cè)壁，面adDA、面dcCD和面bcCB為周邊區(qū)域2內(nèi)溝槽的溝槽側(cè)壁， 所述面abBA、面adDA、面dcCD、面bcCB垂直于面abcd，所述面dcCD平行于面abBA，所述面 adDA和面bcCB垂直于面abBA，當(dāng)選取半導(dǎo)體功率MOSFET器件最常用的，具有{ 100 }晶面的半導(dǎo)體基板硅材料時(shí)，即所述面abcd的晶面為(100)，那么所述面abBA、面adDA、面dc⑶、 MbcCB 的晶面分別對(duì)應(yīng)為(010)、(001)、(010)、(001)，上述(100)晶面、(010)晶面、(001)晶面均屬于同一晶面簇，所述晶面簇為(100)。此處為了更便于表述周邊區(qū)域2內(nèi)對(duì)應(yīng)溝槽側(cè)壁與元件區(qū)域1內(nèi)對(duì)應(yīng)溝槽側(cè)壁的關(guān)系，在建立晶面分析坐標(biāo)系時(shí)，主要列舉了周邊區(qū)域2內(nèi)對(duì)應(yīng)溝槽側(cè)壁，從而能夠較為直觀的得到相應(yīng)的平行與垂直關(guān)系。晶面分析坐標(biāo)系為半導(dǎo)體行業(yè)中，對(duì)半導(dǎo)體晶面分析常用的分析坐標(biāo)系，分析得到的結(jié)果具有普適性。圖9 分析的情況與實(shí)施例1的情況相一致，當(dāng)采用實(shí)施例2的情況時(shí)，可以同理建立晶面分析坐標(biāo)系，建立晶面分析坐標(biāo)系后能夠同樣得到周邊區(qū)域內(nèi)超結(jié)結(jié)構(gòu)對(duì)應(yīng)PN柱接觸面的晶面與所述元件區(qū)域內(nèi)超結(jié)結(jié)構(gòu)對(duì)應(yīng)PN柱接觸面的晶面屬于相同晶面簇，此處不再列舉。在硅晶體中，不同晶面簇中的晶面由于其原子面密度不同，因此其晶面的物理特性也不同，而在相同晶面簇下的晶面，其晶面的物理特性是一致的，所述晶面的物理特性包括晶體生長速率、晶面腐蝕速率、熱生長二氧化硅(SiO2)時(shí)硅的氧化速率等方面，所以上述面abBA、面adDA、面dcCD、面bcCB具有相同的晶面物理特性，那么在所述半導(dǎo)體器件元件區(qū)域1的溝槽和周邊區(qū)域2的溝槽內(nèi)淀積生長P型外延層時(shí)的生長速率就基本一致，從而使得元件區(qū)域1和周邊區(qū)域2內(nèi)各處P柱的濃度基本保持一致，即周邊區(qū)域2內(nèi)超結(jié)結(jié)構(gòu)對(duì)應(yīng)PN柱接觸面的晶面與所述元件區(qū)域1內(nèi)超結(jié)結(jié)構(gòu)對(duì)應(yīng)PN柱接觸面的晶面屬于相同晶面簇，增加了器件耐壓的一致性與可靠性。如圖10所示，為現(xiàn)有常規(guī)具有超結(jié)結(jié)構(gòu)的半導(dǎo)體功率MOSFET器件的俯視平面圖， 所述半導(dǎo)體器件也包括位于半導(dǎo)體基板中心的元件區(qū)域和環(huán)繞包圍所述元件區(qū)域的周邊區(qū)域，所述元件區(qū)域和周邊區(qū)域均包含有PN柱對(duì)的超結(jié)結(jié)構(gòu)，在所述周邊區(qū)域內(nèi)，包括P柱區(qū)20及N柱區(qū)21，所述P柱區(qū)20與N柱區(qū)21交替設(shè)置形成超結(jié)結(jié)構(gòu)。但是有部分區(qū)域的PN柱對(duì)并未與元件區(qū)域的PN柱對(duì)平行或垂直，而是采用圓弧形狀設(shè)置；即在周邊區(qū)域的第一區(qū)域與第二區(qū)域的連接過渡處采用圓弧形狀過渡。如圖11所示，為上述周邊區(qū)域內(nèi)圓弧形狀設(shè)置的放大示意圖，所述圓弧部分可以近似為多個(gè)具有一定截距的線段，所述線段依次連接成圓弧形狀，所述每個(gè)線段位置處的PN柱對(duì)與元件區(qū)域內(nèi)的PN柱對(duì)的夾角均不一致，并且既不相互平行也相互不垂直；如圖12所示，選取周邊區(qū)域內(nèi)圓弧處PN柱對(duì)與元件區(qū)域內(nèi)PN柱對(duì)成45度夾角的周邊區(qū)域PN柱對(duì)來分析，所述周邊區(qū)域內(nèi)溝槽的溝槽側(cè)壁為面dbBD，所述面dbBD與上述面abBA成45度夾角，所述面dbBD的晶面為{011}，不屬于{ 100}晶面簇，因此，面dbBD在淀積生長P型外延層時(shí)的生長速率與面abBA、面adDA、面 dc⑶、面bcCB均不一致，具體來講，面dbBD的外延生長速率會(huì)更慢一些，從而容易導(dǎo)致周邊區(qū)域內(nèi)圓弧處溝槽內(nèi)的外延填充密度與周邊區(qū)域除圓弧處以外的溝槽內(nèi)外延填充密度不一致，影響P柱濃度，不利于器件耐壓的一致性與可靠性。而采用了本發(fā)明的溝槽側(cè)壁晶面設(shè)置方法，可以避免此類問題的出現(xiàn)，在不增加任何制造成本的前提下，提高了器件的性能，適宜于批量生產(chǎn)。
1權(quán)利要求
1.一種具有超結(jié)結(jié)構(gòu)的半導(dǎo)體器件，在所述半導(dǎo)體器件的俯視平面上，包括位于半導(dǎo)體基板上的元件區(qū)域和周邊區(qū)域，所述元件區(qū)域位于半導(dǎo)體基板的中心區(qū)，周邊區(qū)域位于元件區(qū)域的外圍，并且環(huán)繞包圍所述元件區(qū)域；在所述半導(dǎo)體器件的截面上，在半導(dǎo)體基板的第一導(dǎo)電類型外延層內(nèi)包括若干對(duì)具有第一導(dǎo)電類型的第一柱和具有第二導(dǎo)電類型的第二柱；所述具有第一導(dǎo)電類型的第一柱與具有第二導(dǎo)電類型的第二柱沿著電流流通的方向在半導(dǎo)體基板的第一導(dǎo)電類型外延層內(nèi)延伸；在垂直電流流通的方向上，由所述第一柱和第二柱構(gòu)成的多對(duì)PN柱交替連接設(shè)置，以在半導(dǎo)體基板內(nèi)形成超結(jié)結(jié)構(gòu)；其特征是所述超結(jié)結(jié)構(gòu)存在于元件區(qū)域與周邊區(qū)域；所述周邊區(qū)域內(nèi)超結(jié)結(jié)構(gòu)對(duì)應(yīng)PN柱接觸面的晶面與所述元件區(qū)域內(nèi)超結(jié)結(jié)構(gòu)對(duì)應(yīng)PN柱接觸面的晶面屬于相同晶面簇。
2.根據(jù)權(quán)利要求1所述具有超結(jié)結(jié)構(gòu)的半導(dǎo)體器件，其特征是在所述半導(dǎo)體器件的截面上，在所述元件區(qū)域與周邊區(qū)域內(nèi)形成超結(jié)結(jié)構(gòu)的任意PN柱對(duì)在半導(dǎo)體基板內(nèi)的延伸方向均垂直于半導(dǎo)體基板的表面。
3.根據(jù)權(quán)利要求1所述具有超結(jié)結(jié)構(gòu)的半導(dǎo)體器件，其特征是在所述半導(dǎo)體器件的截面上，所述元件區(qū)域內(nèi)任意PN柱對(duì)的深度及寬度均相同。
4.根據(jù)權(quán)利要求1所述具有超結(jié)結(jié)構(gòu)的半導(dǎo)體器件，其特征是在所述半導(dǎo)體器件的截面上，所述元件區(qū)域內(nèi)包括MOS結(jié)構(gòu)，所述MOS結(jié)構(gòu)為平面型MOS結(jié)構(gòu)或溝槽型MOS結(jié)構(gòu)。
5.根據(jù)權(quán)利要求1所述具有超結(jié)結(jié)構(gòu)的半導(dǎo)體器件，其特征是在所述半導(dǎo)體器件的俯視平面上，所述周邊區(qū)域包括平行于元件區(qū)域內(nèi)對(duì)應(yīng)PN柱對(duì)的第一區(qū)域及垂直于所述元件區(qū)域內(nèi)對(duì)應(yīng)PN柱對(duì)的第二區(qū)域，所述第一區(qū)域與第二區(qū)域相互連接后環(huán)繞包圍元件區(qū)域；第一區(qū)域內(nèi)的PN柱對(duì)與元件區(qū)域內(nèi)的PN柱對(duì)相互平行，第二區(qū)域內(nèi)的PN柱對(duì)與元件區(qū)域內(nèi)的PN柱對(duì)分布相對(duì)應(yīng)一致，且第二區(qū)域內(nèi)的PN柱對(duì)與元件區(qū)域內(nèi)PN柱對(duì)相應(yīng)延伸后重合連接。
6.根據(jù)權(quán)利要求1所述具有超結(jié)結(jié)構(gòu)的半導(dǎo)體器件，其特征是在所述半導(dǎo)體器件的俯視平面上，所述周邊區(qū)域包括平行于元件區(qū)域內(nèi)對(duì)應(yīng)PN柱對(duì)的第一區(qū)域及垂直于所述元件區(qū)域內(nèi)對(duì)應(yīng)PN柱對(duì)的第二區(qū)域，所述第一區(qū)域與第二區(qū)域相互連接后環(huán)繞包圍元件區(qū)域；第一區(qū)域內(nèi)的PN柱對(duì)與元件區(qū)域內(nèi)的PN柱對(duì)相互平行，第二區(qū)域內(nèi)的PN柱對(duì)于元件區(qū)域內(nèi)的PN柱對(duì)相互垂直，且第二區(qū)域內(nèi)的PN柱對(duì)與第一區(qū)域內(nèi)的PN柱對(duì)對(duì)應(yīng)連接并相互垂直。
7.一種具有超結(jié)結(jié)構(gòu)的半導(dǎo)體器件制造方法，其特征是所述半導(dǎo)體器件的制造方法包括如下步驟(a)、提供具有第一導(dǎo)電類型的半導(dǎo)體基板，所述半導(dǎo)體基板包括第一導(dǎo)電類型外延層與第一導(dǎo)電類型襯底；(b)、在所述半導(dǎo)體基板對(duì)應(yīng)的第一導(dǎo)電類型外延層表面淀積硬掩膜層；(C)、選擇性的掩蔽和刻蝕硬掩膜層，形成多個(gè)溝槽刻蝕的硬掩膜開口 ；(d)、通過硬掩膜開口，利用各向異性刻蝕方法在第一導(dǎo)電類型外延層上刻蝕出多個(gè)溝槽，所述溝槽在第一導(dǎo)電類型外延層中延伸的方向垂直于第一導(dǎo)電類型半導(dǎo)體基板表面， 所述任意溝槽具有溝槽側(cè)壁，所述任意溝槽側(cè)壁的半導(dǎo)體材料晶面屬于相同的晶面簇；(e)、去除第一導(dǎo)電類型外延層表面的硬掩膜層；(f)、在第一導(dǎo)電類型外延層表面上淀積生長第二導(dǎo)電類型外延層，所述第二導(dǎo)電類型外延層填充在上述溝槽內(nèi)，并覆蓋于第一導(dǎo)電類型外延層的表面；(g)、對(duì)覆蓋于第一導(dǎo)電類型外延層表面的第二導(dǎo)電類型外延層進(jìn)行拋光和平坦化，在第一導(dǎo)電類型外延層內(nèi)形成具有第二導(dǎo)電類型的第二柱；(h)、在上述半導(dǎo)體基板對(duì)應(yīng)于第一導(dǎo)電類型外延層的表面上，通過常規(guī)半導(dǎo)體工藝， 得到半導(dǎo)體器件對(duì)應(yīng)的元件區(qū)域與周邊區(qū)域；所述元件區(qū)域包括平面型MOS結(jié)構(gòu)或溝槽型 MOS結(jié)構(gòu)。
8.根據(jù)權(quán)利要求7所述具有超結(jié)結(jié)構(gòu)的半導(dǎo)體器件制造方法，其特征是所述硬掩膜層為LPTE0S、熱氧化二氧化硅加化學(xué)氣相沉積二氧化硅或熱二氧化硅加氮化硅。
9.根據(jù)權(quán)利要求7所述具有超結(jié)結(jié)構(gòu)的半導(dǎo)體器件制造方法，其特征是所述半導(dǎo)體基板的材料包括硅。
10.根據(jù)權(quán)利要求7所述具有超結(jié)結(jié)構(gòu)的半導(dǎo)體器件制造方法，其特征是所述步驟 (d)中，任意溝槽側(cè)壁的半導(dǎo)體材料晶面的晶面簇為晶面簇{100}或晶面簇{110}。
全文摘要
本發(fā)明涉及一種具有超結(jié)結(jié)構(gòu)的半導(dǎo)體器件及其制造方法，其包括位于半導(dǎo)體基板上的元件區(qū)域和周邊區(qū)域；在半導(dǎo)體器件的截面上，在半導(dǎo)體基板的第一導(dǎo)電類型外延層內(nèi)包括若干對(duì)具有第一導(dǎo)電類型的第一柱和具有第二導(dǎo)電類型的第二柱；第一柱與第二柱沿著電流流通的方向在半導(dǎo)體基板的第一導(dǎo)電類型外延層內(nèi)延伸；在垂直電流流通的方向上，由所述第一柱和第二柱構(gòu)成的多對(duì)PN柱交替連接設(shè)置，以在半導(dǎo)體基板內(nèi)形成超結(jié)結(jié)構(gòu)；超結(jié)結(jié)構(gòu)存在于元件區(qū)域與周邊區(qū)域；周邊區(qū)域內(nèi)超結(jié)結(jié)構(gòu)對(duì)應(yīng)PN柱接觸面的晶面與元件區(qū)域內(nèi)超結(jié)結(jié)構(gòu)對(duì)應(yīng)PN柱接觸面的晶面屬于相同晶面簇。本發(fā)明耐壓一致性和可靠性好，制造工藝簡單，制造成本低廉，適宜于批量生產(chǎn)。
文檔編號(hào)H01L29/78GK102420250SQ20111036764
公開日2012年4月18日 申請(qǐng)日期2011年11月18日 優(yōu)先權(quán)日2011年11月18日
發(fā)明者葉鵬, 朱袁正, 李宗清 申請(qǐng)人:無錫新潔能功率半導(dǎo)體有限公司