專利名稱：集成電感器及制造集成電感器的方法
技術領域：
此處描述的實施例涉及集成電感器，且尤其涉及具有磁的或軟磁的芯結構的集成變壓器、具有集成電感器或集成變壓器的半導體結構以及用于將電感器或變壓器集成到半導體結構中的方法。
背景技術：
電感器和變壓器用于信號處理，諸如用于功率器件的柵極信號的處理。希望具有集成到器件中的電感器或變壓器。具有可磁化芯結構的電感器和變壓器通常通過薄膜技術制造，該薄膜技術包括印刷和粘貼以在襯底上建造這種電感器件。這種工藝采用高溫，這限制了其應用。由于這些和其他原因，對于本發明存在需要。

發明內容
此處描述的特定實施例適合于但不限于具有環繞可磁化芯結構的至少一個線圈的電感器。此處描述的特定實施例適合于但不限于具有環繞可磁化芯結構的第一和第二線圈的變壓器。此處描述的其他特定實施例適合于用于集成具有軟磁或可磁化芯結構的電感器或變壓器的方法。根據一個或更多實施例，提供一種用于將電感器集成到半導體襯底中的方法。該方法包括提供具有第一表面和第二表面的半導體襯底以及在該半導體襯底中形成至少第一溝槽和至少兩個開口。第一溝槽和開口從第一表面延伸到半導體襯底中且第一溝槽具有環狀形狀。第一溝槽的一部分布置在兩個開口之間。該方法還包括將軟磁材料沉積到第一溝槽中以形成環狀封閉可磁化芯結構，將導電材料沉積到開口中以形成通孔且在通孔之間形成電學連接。根據一個或更多實施例，提供一種用于將變壓器集成到半導體襯底中的方法。該方法包括提供具有第一表面和第二表面的半導體襯底。在半導體襯底中形成用于可磁化芯結構的至少第一溝槽、用于環繞可磁化芯結構的第一部分的第一線圈的第一開口以及用于環繞可磁化芯結構的第二部分的第二線圈的第二開口。第一溝槽以及第一和第二開口從半導體襯底的第一表面延伸到半導體襯底中且第一溝槽具有環狀路線或形狀。第一開口與第一溝槽的第一部分相鄰布置且第二開口與第一溝槽的第二部分相鄰布置。該方法還包括將軟磁材料沉積到第一溝槽中以形成環狀封閉可磁化芯結構以及將導電材料沉積到第一和第二開口中以形成第一和第二通孔。半導體襯底的第二表面被處理以露出可磁化芯結構的一部分以及第一和第二通孔的端部。在處理的第二表面上形成絕緣層，且在絕緣層上形成電學交叉連接，電學交叉連接中的每一個電學連接一對相應通孔。根據本發明的一個或更多實施例，提供一種用于將變壓器集成到半導體結構中的方法。該方法包括提供具有第一表面和第二表面的半導體襯底；蝕刻至少一個內部環狀溝槽和環繞內部溝槽的外部環狀溝槽到半導體襯底的第一表面中給定深度，該內部溝槽與外部溝槽空間隔開；以及蝕刻多個開口到半導體襯底中給定深度。該方法還包括將軟磁材料沉積到內部溝槽和外部溝槽中以形成具有彼此絕緣的至少兩個環狀芯組件的環狀封閉可磁化芯結構；將導電材料沉積到多個開口中以形成通孔處理半導體襯底的第二表面以露出通孔的端部；在處理的第二表面上形成絕緣層；以及在絕緣層上形成電學交叉連接，該電學交叉連接中的每一個電學連接一對相應通孔。根據一個或更多實施例，提供一種半導體結構。該半導體結構包括具有第一表面和第二表面的半導體襯底。該半導體結構還包括具有從第一表面延伸到半導體襯底中的至少第一溝槽的可磁化芯結構，該第一溝槽由軟磁材料填充且形成第一封閉環狀結構。至少第一線圈環繞可磁化芯結構的第一部分，該第一線圈具有從半導體襯底的第一表面延伸到第二表面的至少兩個導電通孔。在半導體襯底的第二表面處在兩個通孔之間形成電學交叉連接，且該電學交叉連接跨越可磁化芯結構的第一部分。可磁化芯結構的第一部分布置在通孔之間。當閱讀下面的詳細描述且當查看附圖時，本領域技術人員將意識到附加特征和優
點O


附圖被包括以提供對實施例的進一步理解，其結合到本說明書中且構成本說明書的一部分。

了實施例，且與說明書一起用于解釋本發明的原理。隨著通過參考下面的詳細描述更好地理解其他實施例和實施例的很多潛在優勢，將容易意識到這些其他實施例和實施例的很多潛在優勢。附圖的元件沒有必要彼此成比例。相似的參考數字指示相應的類似部件。圖1說明根據一個實施例的集成變壓器的平面圖。圖2A-2F說明根據一個實施例制造集成變壓器的方法的工藝。圖3A-3F說明根據一個實施例制造集成變壓器的方法的工藝。圖4說明根據一個實施例具有集成變壓器的半導體結構。圖5說明根據若干實施例的集成電路。
具體實施例方式在下面的詳細描述中，對附圖做出參考，附圖形成本說明書的一部分且通過其中可以實踐本發明的說明性特定實施例示出。就這方面而言，參考描述的(多個)附圖的取向使用諸如“頂”、“底”、“前”、“后”、“前列”、“拖尾”等方向術語。因為實施例的組件可以以很多不同取向布置，方向術語用于說明性目的而絕非限制。應當理解，可以使用其他實施例， 且可以在不偏離本發明的范圍的條件下做出結構或邏輯變化。因此下面的詳細描述并不具有限制意義，且本發明的范圍由所附權利要求限定。描述的實施例使用特定語言，其不應被解讀為限制了所附權利要求的范圍。應當理解，除非特別聲明，此處描述的各個示例性實施例的特征可以彼此組合。例如，作為一個實施例的一部分說明或描述的特征可以與其他實施例的特征結合使用以得出另一實施例。旨在表明，本說明書包括這種修改和變化。當在本說明書中使用時，術語“橫向”旨在描述平行于半導體襯底的主表面的取向。當在本說明書中使用時，術語“垂直”旨在描述垂直于半導體襯底的主表面布置的取向。在本說明書中，認為半導體襯底的第二表面由底面或背面形成，而認為第一表面由半導體襯底的上面、前面或主表面形成。因此，當在本說明書中使用時，術語“上”和“下” 考慮這種取向描述結構特征與另一結構特征的相對位置。術語“軟磁芯”和“磁芯”以及“可磁化芯結構”旨在描述由“軟磁”材料形成的結構，在施加外部磁場時，該“軟磁”材料容易磁化和重新磁化。軟磁材料的示例是非合金鐵、 鎳-鐵合金和鈷-鐵合金。與“硬磁”材料不同，當場被去除時，這種材料不維持磁化、或僅被弱磁化。當提到半導體器件時，意味著至少是兩端器件，示例是二極管。半導體器件還可以是諸如場效應晶體管(FET)、絕緣柵雙極晶體管(IGBT)、結型場效應晶體管(JFET)以及晶閘管等的三端器件。半導體器件還可以包括多于三個端子。根據一個實施例，半導體器件是功率器件。集成電路包括多個集成器件。圖1說明具有集成變壓器的半導體結構的第一實施例。半導體結構1包括半導體襯底10，其一部分在圖1中示出。圖1是半導體襯底10的第一側或表面的平面圖。半導體結構1包括磁芯結構41，在本實施例中，該磁芯結構具有4個磁芯組件41a 至41d。磁芯組件41a至41d中的每一個具有環狀形狀且形成封閉磁環結構。在本實施例中，當從半導體襯底10的第一側的平面圖觀看時，磁芯組件41a至41d具有矩形形狀，但是也可以具有圓形、橢圓形、方形或任意其他環狀形狀。當從半導體襯底10的第一側的平面圖觀看時，磁芯結構41包括至少一個內部芯組件41a和橫向地環繞內部芯組件41a的外部芯組件41d。根據一個實施例，磁芯結構41 包括2個、3個、4個或更多磁芯組件，每個磁芯組件形成磁芯結構41的“疊層”(laminate) 或“變壓器片”。如下面進一步描述，芯組件41a至41d彼此電學絕緣以避免渦流的形成。芯組件41a至41d集成到半導體襯底10中，其中每個芯組件41a至41d布置在半導體襯底10中形成的分離的溝槽中。用適于形成變壓器芯的軟磁材料部分或完全地填充每個溝槽。變壓器還包括第一線圈M和第二線圈55。第一線圈M環繞磁芯結構41的第一部分。第二線圈陽環繞磁芯結構41的第二部分。每個線圈包括多個通孔43。第一組通孔43與磁芯結構41的第一部分相鄰布置，而第二組通孔43與磁芯結構41的第二部分相鄰布置。相應組的通孔43布置在磁芯結構41的相應部分的兩側。在本實施例中，第一線圈M和第二線圈55是環繞芯結構41的相應部分的螺旋線圈。線圈M、55還包括電學交叉連接51。每個交叉連接51電學連接與磁芯結構41的一部分相鄰布置的一組的兩個通孔43，兩個通孔43中的一個布置在該部分的一側且兩個通孔43的另一個布置在該部分的另一側。圖1說明在半導體襯底10的第一表面或側上形成的第一電學交叉連接51。第二電學交叉連接在半導體襯底10的第二側或表面上形成且因此在圖1中的視圖之外。相對于圖1的橫向方向，圖1中第一電學交叉連接51以傾斜方式行進以連接彼此位移的兩個通孔43。第二電學交叉連接在基本平行于線AA'的取向中延伸以連接由第一電學交叉連接51連接的一對通孔中的一個通孔43與由另一第一電學交叉連接51連接的另一對通孔中的通孔43。此處，第一和第二線圈M、55中的每一個包括至少一個繞組，其中每個繞組由一對通孔和至少布置在半導體襯底10的第一側上的第一電學交叉連接51以及布置在半導體襯底10的第二側上的第二電學交叉連接形成。本領域技術人員將意識到，通孔和交叉連接的布置可以根據特定需要選擇而不限于圖1中說明的布置。在圖1中示出的實施例中，第一線圈M包括5個繞組而第二線圈55包括3個繞組。本領域技術人員應當意識到，相應繞組的數目不限于此且尤其當考慮所需的變壓器比時可以根據特定需要選擇。提供墊5 和Mb以電學連接第一線圈M，而提供墊5 和55b以電學連接第二線圈55。當將變壓器集成到半導體結構中時，第一和/或第二線圈54、55還可以與其他集成器件電學連接，使得墊Ma、54b、5 和5 或其中的一些并不必需提供。集成結構還可以包括電感器。在這種情況中，第一和第二線圈M、55其中之一可以省略。例如與通過薄膜技術形成電感器或變壓器相比，相對于襯底區域，集成變壓器或電感器呈現增加的電流密度。從下面進一步的描述顯見，電感器和變壓器可以使用剛好合適的處理溫度集成到半導體襯底，使得采用的工藝不明顯影響已經集成到半導體襯底的半導體器件或元件。由于磁芯結構，集成的變壓器或電感器呈現相對高的質量。可以通過在從半導體襯底10的第一表面延伸到第二表面的深溝槽中提供芯組件 41a至41d獲得相對于表面區域的增加的電流密度。當在剖面圖中觀看時，這種溝槽可以做得相對窄和深。這減小了用于形成磁的或可磁化的芯結構41所需的空間。具有這種軟磁芯結構41的變壓器或電感器尤其適于向功率器件或功率模塊的柵極傳輸控制信號。因此，半導體結構可以包括至少一個功率器件以及電感器和/或變壓器， 其中每一個都集成到相同的半導體襯底10中。如果需要分離的器件，則半導體結構可以僅包括變壓器或電感器。參考圖2A至2F，描述用于集成變壓器的方法的第一實施例。圖2A至2F說明沿著圖1中的線AA'的剖面圖。根據一個實施例，在半導體襯底中形成多個深溝槽。當從半導體襯底的主或第一表面觀看時，深溝槽是封閉的環狀。深溝槽彼此平行行進以形成多溝槽結構。例如通過電解沉積用軟磁材料填充溝槽以形成多疊層芯結構。例如，通過蝕刻開口且使用諸如銅的導電材料填充它們，形成與芯結構相鄰的通孔，以提供一個或更多線圈的繞組。開口和溝槽可以同時形成。通孔通過在半導體襯底的兩側形成的交叉連接彼此連接以完成繞組。深溝槽形成環狀芯結構的垂直取向的芯疊層或組件。疊層或芯組件典型地通過絕緣層彼此絕緣。相鄰芯組件或疊層之間的間隔可以做得很小以分別增加集成密度以及變壓器和電感器的質量。更詳細地，提供具有第一表面11和與第一表面11相對布置的第二表面12的半導體襯底10。半導體襯底10可以由適于制造半導體器件的任意半導體材料制成。這種材料的示例包括但不限于諸如硅(Si)的元素半導體材料；諸如碳化硅(SiC)或硅鍺(SiGe)的 IV族化合物半導體材料；諸如砷化鎵(GaAs)、磷化鎵(GaP)、磷化銦(InP)、氮化鎵(GaN)、 氮化鋁鎵(AlGaN)、磷化鎵銦(InGaP)或磷砷化鎵銦(InGaAsP)的二元、三元或四元III-V族化合物半導體材料以及諸如碲化鎘(CdTe)和碲鎘汞(HgCdTe)的二元或三元II-VI族半導體材料等。上述半導體材料也被稱為同質結半導體材料。當組合兩種不同的半導體材料時，形成異質結半導體材料。異質結半導體材料的示例包括但不限于硅(SixCl-x)和SiGe 異質結半導體材料。對于功率半導體應用，當前主要使用Si、SiC和GaN材料。在本實施例中，硅用作半導體材料但是不限于此。半導體襯底10可以包括第一摻雜區域14和第二摻雜區域13。在本實施例中，第一摻雜區域14是η型的第一導電類型。在本實施例中，第二摻雜區域13是ρ型的第二導電類型。第一和第二摻雜區域13、14形成掩埋的ρη結16。本領域技術人員將意識到摻雜關系可以反轉。在半導體襯底10的第一表面11上形成掩膜層30。掩膜層30例如可以包括氧化硅。其他材料也是適用的。典型地，掩膜層30是硬掩膜，其將保留在第一表面11上且將形成絕緣結構的一部分。掩膜層30包括用于限定溝槽以及后續在半導體襯底10中形成的開口的大小和位置的開口。通過使用各向異性蝕刻工藝，例如，等離子體蝕刻工藝，在半導體襯底10中形成深溝槽。深溝槽從第一表面11延伸到給定深度。例如，溝槽可以從第一表面11開始延伸， 完全穿過第一摻雜區域14和掩埋ρη結16，且部分地延伸到第二摻雜區域13中。典型地，使用相同的蝕刻工藝形成布置在芯區域21中的溝槽21a至21d以及與芯區域21相鄰布置的開口 23。也可以使用不同的蝕刻工藝來形成溝槽21a至21d以及形成開口 23。蝕刻可以是單步工藝、雙步工藝或多步工藝。在此處示出的實施例中，形成第一溝槽21a、第二溝槽21b、第三溝槽21c和第四溝槽21d，第一溝槽21a是內部溝槽，且其他溝槽21b至21d中的每一個相對于第一溝槽21a 是外部溝槽且橫向地環繞第一溝槽21a。第三溝槽21c橫向地環繞第二溝槽21b，而第四溝槽21d橫向地環繞第三溝槽21c。從第一溝槽21a到第四溝槽21d，溝槽的橫向“直徑”增加。溝槽21a至21d中的每一個限定了芯組件，而開口 23中的每一個限定了在后續工藝中形成的通孔。如結合圖1所述，當從第一表面11的平面圖觀看時，溝槽21a至21d中的每一個具有封閉環狀形狀。溝槽21a至21d彼此平行行進且彼此間隔給定距離。溝槽21a至21d以及開口 23的深度可以根據特定需要選擇。例如，如下面所描述， 溝槽21a至21d以及開口 23可以具有大于半導體襯底10的最終厚度的深度。而且，溝槽 21a至21d的橫向寬度可以小于開口 23的橫向寬度。溝槽21a至21d的減小的橫向厚度避免了在稍后形成的芯組件中的渦流。開口 23的橫向厚度適合于最終半導體結構的電流密度。溝槽21a至21d的橫向厚度可以相對小且例如可以介于約0.2Mm和約2 Mm之間。在如圖2B所示的另一工藝中，分別在溝槽21a至21d和開口 23的側壁部分和底部部分2 至22d和23a上形成絕緣層31。例如，露出的側壁部分和底部部分2 至22d 和23分別被熱氧化以形成氧化層，典型地二氧化硅層。備選地，氧化層可以通過CVD共形地沉積。如圖2B所示，與掩膜層30相比，絕緣層31相對薄。通過沉積附加材料或通過氧化掩膜層30下的半導體材料，絕緣層31的形成還增加了掩膜層30的材料厚度。掩膜層30 的初始厚度被選擇為使得半導體襯底10的第一表面11上的掩膜層30和絕緣層31的總材料厚度分別明顯大于底部部分2 至22d和23a上的絕緣層31的厚度。在另一工藝中，絕緣層31被各向異性蝕刻以形成布置在溝槽21a至21d和開口 23 的側壁上的絕緣側墻(spacer)31。各向異性蝕刻工藝從底部部分2 至22d和23去除絕緣層，使得這些部分露出。所得的結構在圖2B中說明。如圖2C所示，在另一工藝中，在溝槽21a至21d中沉積軟磁材料，而在開口 23中沉積高度導電的材料。典型地，沉積到溝槽21a至21d的材料不同于沉積到開口 23的材料。 合適的導電材料例如是銅和鋁。軟磁材料例如是可以電解沉積的鐵。為此目的，半導體襯底10的第二表面12電學連接到陰極，而電解池的陽極布置在溶解合適的鐵鹽的電解電鍍液中。電鍍液的示例是包括氯化鐵和氯化鈣的溶液。半導體襯底10然后浸入到電鍍液中。因為溝槽21a至21d的底部部分2 至22d露出，鐵被沉積到底部部分2 至22d且成功地填充溝槽21a至21d。 在沉積的材料到達第一表面11之前，沉積可以停止以保持沉積到相應溝槽的材料彼此絕緣。因為半導體襯底10的其他部分分別被掩膜層30、絕緣層31和絕緣側墻31覆蓋，在半導體襯底10的其他部分上不發生沉積。為了避免開口 23中沉積鐵，輔助材料用于部分填充開口 23，輔助材料在填充溝槽21a至21d之后去除。填充的溝槽2Ia至21 d中的每一個形成彼此間隔開的相應軟磁芯組件4Ia至41 d。 相鄰芯組件41a至41d之間的絕緣分別由掩膜層30、絕緣層31和絕緣側墻31提供。可以在適度溫度(例如在約200° C或更低)執行用于回火電化學沉積的鐵的退火工藝。在從開口 23去除輔助材料之后，例如可以通過CVD或通過電化學沉積來沉積諸如銅的導電材料。為了避免銅沉積到溝槽21a至21d中，可以沉積臨時覆蓋溝槽21a至21d 的另一輔助材料。在沉積銅之前，可以在開口 23中形成諸如鎳層的阻擋層。阻擋層防止銅的外擴散。圖2C中說明所得的結構，其示出由形成通孔43的銅填充的開口 23。在另一工藝中，如圖2D所示，在掩膜層30、31上沉積絕緣層32。在絕緣層32中形成開口以提供對于布置在開口 23中的通孔43的接入。在另一工藝中，在絕緣層32上形成電學連接通孔43的第一或正面金屬化51。第一金屬化51形成如圖1描述的第一電學交叉連接51。部分第一金屬化可以用于形成例如如圖1所示的墊Ma、Mb、55a、55b，且用于形成用于已經集成到半導體襯底10的器件和電路的布線且用于形成變壓器和這些器件或電路之間的電學連接。如圖2E所示，諸如玻璃晶片的載體晶片60臨時或永久附著到此處由第一金屬化 51和絕緣層32形成的半導體結構的第一側。半導體襯底10的第二表面12然后被處理以至少露出通孔43的端部43a。通孔43的端部43a和芯組件41a至41d的端部4 至42d 露出且從處理的第二表面12a凸出給定距離。第二表面12的處理可以包括蝕刻，例如結合圖3A至3F進一步描述的電化學蝕亥IJ。其他工藝也是適用的。第二表面12的處理典型地導致第二摻雜區域13的去除。如圖 2E所示，露出的第一摻雜區域14形成處理的第二表面12a。在圖2F中，半導體襯底10被倒置，使得第一表面11現在處于圖的下部。載體晶片60仍附著但是在此處沒有示出。在進一步工藝中，在處理的第二表面1 上形成背面絕緣33且在背面絕緣33上形成背面或第二金屬化52以形成電學交叉連接52，電學交叉連接52電學連接布置在一部分磁的或可磁化的芯結構41 一側的第一通孔43和布置在該部分磁芯結構41的相對側的第二通孔43，如圖1所示。交叉連接51和52以及通孔43—同形成變壓器的相應線圈的繞組。例如，可光結構化的環氧抗蝕劑可以用于形成背面絕緣33且形成其中的開口以允許對通孔43的端部43a的接入。圖2F說明圖1中說明的第一線圈M的繞組的一部分。第二金屬化52可以用于半導體結構的其他部分中以用于形成用于諸如功率器件或集成電路的其他集成器件的局域布線且用于提供變壓器和其他集成器件之間的電學連接。參考圖3A至3F，將描述采用半導體襯底10的電化學蝕刻工藝以露出芯組件41a 至41d和通孔43的端部的另一實施例。相同的參考數字用于相應的特征。為了避免重復， 將省略或僅簡要地總結上面已經描述的特征和工藝的描述。半導體襯底10包括形成第二摻雜區域的ρ摻雜半導體晶片13。半導體晶片13的第二表面形成半導體襯底10的第二表面12。在P摻雜半導體晶片I3的第一表面處形成高η摻雜掩埋層15。例如，諸如POCl3熔爐工藝的氣相摻雜工藝可以用于摻雜半導體晶片
13。備選地可以使用其他摻雜工藝。在進一步的工藝中，在掩埋層15上沉積η摻雜外延層
14。尤其考慮功率器件所需的阻斷電壓，可以根據特定需要調節外延層14的厚度和摻雜濃度。在半導體晶片13的其余ρ摻雜區域和掩埋層15之間形成掩埋的ρη結16。在掩埋層15和外延層14之間形成ηη+結19。在進一步的工藝中，在半導體襯底10的第一表面11上形成掩膜層30。如上所述， 此處由形成第一摻雜區域的外延層14的露出的上表面形成第一表面11。在進一步的工藝中，如圖:3Β所示，如上所述，溝槽21a至21d(圖僅示出第一溝槽21a)和開口 23與絕緣溝槽25—同被蝕刻。形成的溝槽21a、25和開口 23從第一表面 11開始延伸，完全穿過外延層14、穿過掩埋層15、穿過ρη結16，且到達半導體晶片13中給定距離，該給定距離例如可以通過時間受控蝕刻來選擇。絕緣溝槽25具有比第一溝槽21a小的橫向厚度，且稍后用作器件絕緣26。形成的溝槽21a、25和開口 43的露出的側壁和底部部分被摻雜以形成第一導電類型的摻雜區域 17，在本實施例中，該第一導電類型是η型。例如，諸如？0(13熔爐工藝的另一氣相摻雜工藝可以用于摻雜半導體襯底10的露出的部分。摻雜區域17分別在溝槽21a、25和開口 23的底部部分22a、2 和23a與晶片13的ρ摻雜區域形成ρη結16。摻雜區域17在其他區域中與外延層14形成rm+結。ρη結16遵循溝槽21a、25和開口 23的底部部分的輪廓且與溝槽和開口間隔給定距離，該給定距離可以通過摻雜工藝調節。該距離例如可以是1至2Mm。 ρη結16還可以由掩埋層15和半導體晶片13的ρ區域形成。ρη結16用作后續蝕刻工藝中的電化學蝕刻停止且允許相對于η摻雜區域選擇性地去除晶片13，尤其是選擇性地去除 P摻雜區域。用于其他目的，可以形成其他溝槽。例如，可以在半導體襯底10的其他部分中蝕刻開口 23以例如形成內部布線的通孔。例如還可以形成溝槽21a以用于其他變壓器或電感器。例如可以形成溝槽25以在需要時用于相鄰器件之間的橫向絕緣。溝槽25相對窄，以確保它們將被在后續工藝中沉積或形成的絕緣材料完全填充。當溝槽25的橫向厚度不足以用于絕緣目的時，可以形成彼此相鄰的兩個或更多溝槽25，當填充絕緣材料時，這些溝槽一同形成橫向器件絕緣。圖3B說明一同形成橫向器件絕緣沈的兩個相鄰溝槽25的形成。還可以在變壓器的線圈之間集成絕緣溝槽25以改善線圈的絕緣。還可以在需要時在相同線圈的繞組之間形成絕緣溝槽25以改善絕緣。例如，用于形成用于線圈的通孔的開口 23中的每一個可以被絕緣溝槽25環繞。如上所述，根據特定需要選擇相應溝槽21a、25和開口 23的厚度。在進一步的工藝中，如上所述，如圖3C所示，絕緣層31被沉積且被回蝕以形成絕緣側墻31。因為溝槽25相對窄，這些溝槽由絕緣層31的材料完全填充。絕緣層31的各向異性回蝕因此不導致側墻的形成且尤其不露出溝槽25的底部部分。溝槽25保持由絕緣層 31的材料填充，且形成橫向器件絕緣26。如上所述，然后形成通孔43和芯組件41a。在一些實施例中，絕緣溝槽25的橫向厚度等于或小于絕緣層31的厚度的2倍。在其他工藝中，使用pn結16作為蝕刻停止去除晶片13，尤其是晶片13的其他ρ 摻雜區域。半導體晶片13例如可以通過電化學蝕刻而蝕刻，其中半導體襯底14的η摻雜區域15、17、14連接到電化學蝕刻池的陽極。半導體晶片13的ρ摻雜區域與電解蝕刻池的堿性電解液接觸。電解液與惰性陰極接觸。半導體襯底10被浸入到電解液中。在陽極和陰極之間施加電壓。只要電解液沒有到達pn結，則堿性電解液蝕刻ρ摻雜材料。在到達pn 結之前，施加在陽極和陰極之間的電壓主要在pn結上下降。當蝕刻進行，使得電解液到達 pn結時，電壓在電解液上下降且發生電化學氧化，這防止電解液進一步蝕刻半導體襯底。因此，蝕刻停止。這種在pn結且尤其在pn結的空間電荷區的邊緣處停止的選擇性蝕刻工藝的所得結構在圖3D中示出。隨后，執行時間受控蝕刻工藝以去除第二表面12處的其他半導體材料且露出第一溝槽21a的端部42a、開口 43的端部43a以及橫向器件絕緣沈的端部^a。相應的端部從半導體襯底10的處理的第二表面1 凸出給定距離，該給定距離通過選擇時間受控蝕刻工藝的蝕刻時間調節。該蝕刻工藝部分去除掩埋層15。所得的結構在圖3E中說明。在圖3F中，如上所述形成背面絕緣33。如上所述，進一步的工藝可以用于完成變壓器。圖4說明具有集成到相同半導體襯底110的多個器件和元件的半導體結構100的剖面圖。包括其可磁化芯結構141的電感器或變壓器IM集成在半導體器件的左邊部分中。 電感器或變壓器占用的區域以“L”指示。由于包括多個片狀芯組件的軟磁芯結構141集成到半導體襯底的相應溝槽，變壓器或電感器1 具有高質量。電感器IM包括通孔161，該通孔可以像上面結合通孔43描述的那樣形成。電容器區域“C”包括具有以上述通孔43的類似方式形成的內部電極164的電容器。然而，電極164可以具有板形形狀以增加電容。其他電極由半導體襯底110形成，尤其由如上所述沿著蝕刻的溝槽的側壁形成的高η摻雜區域162形成。內部電極164可以與通孔161—起形成。如上所述形成的絕緣層31可以用作電容器電介質。備選地，可以在溝槽側壁上沉積其他絕緣材料以形成電容器電介質。還可以集成通孔區域“V”，其用于提供從半導體襯底100的第一側111到第二側 112的電學直通連接。通孔區域V可以包括一個或更多通孔163，該一個或更多通孔163可以是局域布線的一部分。通孔163可以與電感器IM的通孔161和內部電極164 —起形成。
再者，諸如二極管或場效應晶體管的半導體器件也可以集成到半導體結構100 中。“D”指示二極管區域，而“FET”指示晶體管區域。一般地，可以集成任意類型的單極或雙極器件(或多個器件)以形成集成電路或諸如功率模塊的模塊。相鄰器件之間的橫向絕緣可以通過小溝槽“ I，，提供，該小溝槽“ I，，由如上面結合橫向器件絕緣26的形成描述的絕緣材料填充。圖4說明與內部電極164相鄰的高η摻雜區域。如上所述，這種摻雜區域還典型地沿著其他溝槽結構形成。再者，高η摻雜區域布置在半導體襯底110的第二側112處且作為初始掩埋層15的一部分。絕緣層135在半導體結構100的第一側111處形成且如上所述嵌入諸如第一金屬化51的局域金屬化。在半導體結構100的第二側112處，如上所述可以形成另外的絕緣層 138以嵌入諸如第二金屬化52的局域金屬化。絕緣層138例如可以是旋涂的環氧抗蝕劑。 在絕緣層138上，可以放置金屬板或片155，例如，銅板。金屬板巧5改善半導體結構100的熱消散。例如，液體環氧抗蝕劑被帶入半導體襯底100的第二側上，然后金屬板155被放置在其上，且然后在保持金屬板155與其處于封閉和良好限定的空間關系的同時，旋轉半導體襯底110，以迫使環氧抗蝕劑138填充金屬板155和半導體襯底110之間的空間。這樣做，可以形成相對薄的絕緣層138，這改善從半導體襯底110向金屬板155的熱消散。圖5說明具有集成電感器“L”的集成電路的若干實施例。圖fe說明降壓變換器 (buck converter),圖5b說明升壓變換器(boost converter)，且圖5c說明升降壓變換器 (buck boost converter)。參考標號200指示負載，而參考標號210指示相應變換器的控制電路。這種電路受益于如此處描述的集成的高質量電感器。諸如“第一”、“第二”等術語用于描述各種元件、區域、部分等但是不限于此。貫穿說明書，相似的術語表示相似的元件。當在此使用時，術語“具有”、“含有”、“包括”、“包含”等是指示陳述的元件或特征的存在但是不排除附加元件或特征的開放式術語。除非語境明確指明，否則冠詞“一”、“一個”和“該”旨在包括復數和單數。考慮上述范圍的變型和應用，應當理解，本發明不受上述說明書限制，也不受附圖限制。而是，本發明僅由所附權利要求及其等價限制。
權利要求
1.一種用于在半導體襯底中集成電感器的方法，包括 提供具有第一表面和第二表面的半導體襯底；在半導體襯底中形成至少第一溝槽和至少兩個開口，該第一溝槽和該至少兩個開口從第一表面延伸到半導體襯底中，該第一溝槽具有環狀形狀，該第一溝槽的一部分布置在該至少兩個開口之間；將軟磁材料沉積到該第一溝槽中以形成環狀封閉可磁化芯結構； 將導電材料沉積到該至少兩個開口中以形成通孔；以及在通孔之間形成電學連接。
2.根據權利要求1所述的方法，還包括在該第一溝槽和至少兩個開口中沉積相應材料之前，在該第一溝槽和至少兩個開口的側壁上形成絕緣側墻。
3.根據權利要求2所述的方法，還包括在該第一溝槽和至少兩個開口的側壁和底部部分上形成絕緣層； 各向異性蝕刻該絕緣層以從底部部分去除絕緣層以形成絕緣側墻。
4.根據權利要求1所述的方法，其中軟磁材料被電解沉積以形成芯結構。
5.根據權利要求1所述的方法，其中導電材料被電解沉積以形成通孔。
6.根據權利要求1所述的方法，還包括處理半導體襯底的第二表面以至少露出通孔的端部；以及在處理的第二表面處在通孔之間形成電學連接。
7.根據權利要求6所述的方法，還包括在處理半導體襯底的第二表面之前附著載體晶片到半導體襯底的第一側。
8.根據權利要求1所述的方法，其中該半導體襯底包括第一導電類型的第一摻雜區域和第二導電類型的第二摻雜區域，該第一和第二摻雜區域形成掩埋的Pn結，該第一摻雜區域從該半導體襯底的第一表面延伸到Pn結，該第二摻雜區域從該半導體襯底的第二表面延伸到pn結，該方法還包括各向異性蝕刻該第一溝槽和至少兩個開口，使得它們穿過第一摻雜區域延伸且部分地延伸到第二摻雜區域中；至少摻雜該第一溝槽和至少兩個開口的底部部分以形成第一導電類型的摻雜區域，該摻雜區域與第二摻雜區域形成pn結；以及相對于第一導電類型的摻雜區域選擇性地蝕刻第二摻雜區域。
9.根據權利要求8所述的方法，其中使用pn結作為蝕刻停止電化學地蝕刻第二摻雜區域。
10.根據權利要求8所述的方法，還包括 執行另一蝕刻以露出通孔的端部。
11.一種半導體結構，包括半導體襯底，具有第一表面和第二表面；可磁化芯結構，包括從第一表面延伸到半導體襯底中的至少第一溝槽，該第一溝槽由軟磁材料填充且形成第一封閉環狀結構；以及至少第一線圈，其環繞可磁化芯結構的第一部分，該第一線圈包括至少兩個導電通孔，從半導體襯底的第一表面延伸到第二表面，以及至少一個電學交叉連接，位于半導體襯底的第二表面在至少兩個通孔之間， 其中，該電學交叉連接跨越可磁化芯結構的第一部分，其中該可磁化芯結構的第一部分布置在該至少通孔之間。
12.根據權利要求11所述的半導體結構，其中該可磁化芯結構還包括從第一表面延伸到半導體襯底中且形成第二封閉環狀結構的第二溝槽，其中該第二溝槽由軟磁材料填充且在剖面中平行于第一溝槽，該第一溝槽和該第二溝槽空間隔開且彼此電學絕緣。
13.根據權利要求11所述的半導體結構，還包括第二線圈，其環繞該可磁化芯結構的第二部分，該第二線圈包括從半導體襯底的第一表面延伸到第二表面的至少兩個導電通孔以及該至少兩個通孔之間的電學交叉連接，其中該電學交叉連接跨越該可磁化芯結構的第二部分，且其中該可磁化芯結構的第二部分布置在該至少兩個通孔之間。
14.根據權利要求13所述的半導體結構，其中該第一線圈包括第一數目的繞組且該第二線圈包括不同于第一數目的繞組的第二數目的繞組。
15.根據權利要求11所述的半導體結構，其中該第一線圈包括多個繞組，其中每個繞組包括兩個通孔和至少一個電學交叉連接。
16.根據權利要求11所述的半導體結構，還包括 集成在半導體襯底中的至少一個半導體器件。
17.根據權利要求16所述的半導體結構，其中該至少一個半導體器件電學連接到第一線圈。
18.根據權利要求11所述的半導體結構，其中通孔的端部從半導體器件的第二表面凸出ο
19.根據權利要求11所述的半導體結構，其中該第一溝槽延伸到第二表面，且其中該可磁化芯結構的一部分從第二表面凸出。
20.一種用于將變壓器集成到半導體襯底中的方法，包括 提供具有第一表面和第二表面的半導體襯底；在半導體襯底中形成用于可磁化芯結構的至少第一溝槽、用于環繞可磁化芯結構的第一部分的第一線圈的第一開口和用于環繞可磁化芯結構的第二部分的第二線圈的第二開口，該第一溝槽以及第一和第二開口從半導體襯底的第一表面延伸到半導體襯底中，該第一溝槽具有環狀形狀，該第一開口與該第一溝槽的第一部分相鄰布置，該第二開口與該第一溝槽的第二部分相鄰布置；將軟磁材料沉積到該第一溝槽中以形成環狀封閉可磁化芯結構；將導電材料沉積到第一和第二開口中以形成第一和第二通孔；處理半導體襯底的第二表面以露出可磁化芯結構的一部分以及第一和第二通孔的端部；在處理的第二表面上形成絕緣層；以及在絕緣層上形成電學交叉連接，其中電學交叉連接中的每一個電學連接一對相應通孔。
21.根據權利要求20所述的方法，其中軟磁材料被電解沉積。
22.根據權利要求20所述的方法，其中提供半導體襯底包括提供第二摻雜類型的半導體晶片，該半導體晶片具有第一表面和第二表面；以及在半導體晶片的第一表面上形成第一導電類型的外延半導體層，該外延層與半導體晶片形成掩埋的Pn結； 該方法還包括各向異性蝕刻該第一溝槽以及第一和第二開口到外延層中，使得第一溝槽以及第一和第二開口穿過掩埋的pn結延伸到半導體晶片中；摻雜該第一溝槽以及第一和第二開口的露出的側壁和底部部分以形成第一導電類型的摻雜區域，該摻雜區域與半導體晶片形成pn結；以及使用pn結作為蝕刻停止蝕刻半導體晶片的第二摻雜類型區域。
23.一種用于將變壓器集成到半導體結構中的方法，包括 提供具有第一表面和第二表面的半導體襯底；蝕刻至少內部環狀溝槽和環繞內部溝槽的外部環狀溝槽到半導體襯底的第一表面中給定深度，該內部溝槽與該外部溝槽空間隔開； 蝕刻多個開口到半導體襯底中給定深度；將軟磁材料沉積到內部溝槽和外部溝槽中以形成包括彼此絕緣的至少兩個環狀芯組件的環狀封閉可磁化芯結構；將導電材料沉積到多個開口中以形成通孔； 處理半導體襯底的第二表面以露出通孔的端部； 在處理的第二表面上形成絕緣層；以及在絕緣層上形成電學交叉連接，其中電學交叉連接中的每一個電學連接一對相應通孔。
24.根據權利要求23所述的方法，還包括將單極器件、雙極器件和電容器中的至少一個集成到半導體襯底中。
25.根據權利要求M所述的方法，還包括 蝕刻至少一個絕緣溝槽到半導體襯底中；以及使用絕緣材料填充絕緣溝槽。
全文摘要
提供一種將電感器集成到半導體襯底中的方法。該方法包括提供具有第一表面和第二表面的半導體襯底以及在該半導體襯底中形成至少第一溝槽和至少兩個開口。第一溝槽和開口從第一表面延伸到半導體襯底且第一溝槽具有環狀形狀。第一溝槽的一部分布置在兩個開口之間。該方法還包括將軟磁材料沉積到第一溝槽中以形成環狀封閉可磁化芯結構、將導電材料沉積到開口中以形成通孔且在通孔之間形成電學連接。
文檔編號H01F17/06GK102479685SQ201110367748
公開日2012年5月30日 申請日期2011年11月18日 優先權日2010年11月19日
發明者克勒納 F. 申請人:英飛凌科技奧地利有限公司