專利名稱：新型雙柵三端ⅲ族氮化物增強型hemt器件的制作方法
技術領域：
本發明涉及一種增強型高電子遷移率晶體管(Enhancement-mode High ElectronMobility Transistor , E-mode HEMT),尤其涉及一種通過分壓補償實現的新型雙柵三端III族氮化物增強型HEMT器件。
背景技術：
由于壓電極化和自發極化效應，在III族氮化物半導體異質結構上(Heterostructure),如AlGaN/GaN,能夠形成高濃度的二維電子氣。另外，III族氮化物半導體，具有高的絕緣擊穿電場強度以及良好的耐高溫特性。III族氮化物異質結構制備的HEMT，
不僅可以應用于高頻器件方面，而且適合應用于高電壓、大電流的功率開關器件。應用到大功率開關電路中時，為了電路的設計簡單和安全性方面考慮，一般要求開關器件為常關型，即增強型器件(E-M0DE)。現有的III族氮化物半導體E-MODE HEMT器件應用于高壓大功率開關器件時，漏極輸出電流往往跟不上柵電極控制信號的變化，即導通瞬態延遲比較大，此即為III族氮化物半導體HEMT器件的“電流崩塌現象”，對器件的實用性具有嚴重的影響。現有的對“電流崩塌現象”的解釋之一是“虛柵模型”。“虛柵模型”認為在器件關斷態時，有電子注入到柵附近的半導體表面或內部，從而被表面態或缺陷捕獲形成一帶負電荷的區域(虛柵)，帶負電荷的虛柵由于靜電感應會降低柵漏、柵源連接區的溝道電子濃度，當器件開啟時，柵下的溝道雖然可以很快積累大量的電子，但是由于虛柵電荷不能及時釋放，虛柵下的溝道電子濃度較低，所以漏端輸出電流較小，只有虛柵電荷充分釋放后，漏端電流才能恢復到直流狀態的水平。目前，常用的抑制“電流崩塌”的方法有對半導體進行表面處理，降低表面態或界面態密度；通過場板結構降低柵電極靠近漏極一端的電場強度，降低電子被表面態和缺陷捕獲的概率，抑制“電流崩塌”。但以上所述抑制“電流崩塌”的方法在大電流、大電壓的情況下效果并不理想。為了抑制“電流崩塌”效應，本案發明人曾提出過一種具有疊層雙柵結構的新型III族氮化物E-MODE HEMT器件，其通過對柵下局部區域進行F離子注入形成負電荷區實現增強型器件，藉由頂柵和主柵的相互配合對溝道中二維電子氣進行調控，使E-MODE HEMT漏極輸出電流與柵端電壓的變化保持一致，從根本上抑制“電流崩塌效應”，然而，由于具有疊層雙柵，與傳統的源、漏、柵三端HEMT器件不同，因此，前述新型器件實際上屬于四端器件。但目前電力電子電路中的功率開關器件都是以三端的形式工作，而四端器件應用到電路中需要對電路設計做進一步的修改，因此會增加電路的復雜度。

發明內容
本發明的目的在于提出一種新型雙柵三端III族氮化物增強型HEMT器件，其通過在疊層雙柵四端HEMT器件中設置分壓補償電路，可將其轉換成傳統三端HEMT器件結構，從而克服了現有技術中的不足。
為實現上述發明目的，本發明采用了如下技術方案
該新型雙柵三端III族氮化物增強型HEMT器件，包括源極、漏極以及異質結構，所述源極與漏極通過異質結構中的二維電子氣形成電連接，其中，
所述異質結構包括
第一半導體，其設置于源極和漏極之間，
第二半導體，其形成于第一半導體表面，并具有寬于第一半導體的帶隙，且第二半導體表面設有主柵，所述主柵位于源極與漏極之間靠近源極一側，并與第二半導體形成金屬-半導體接觸，
介質層，其形成于第二半導體和主柵表面，并設置在源極與漏極之間，且介質層表面設有頂柵，所述頂柵對主柵形成全覆蓋，且至少所述頂柵的一側邊緣部向漏極或源極方向延·伸設定長度距離，
并且，所述HEMT器件還包括
用于使所述主柵和頂柵實現同步信號控制的分壓補償電路。進一步的講，所述分壓補償電路包括
并聯設置于源極與主柵之間的至少一第一電容和至少一第一電阻，
并聯設置于主柵與頂柵之間的至少一第二電容和至少一第二電阻。作為較佳實施方案之一，所述分壓補償電路包括
并聯設置于源極與主柵之間的一第一電容和一第一電阻，
并聯設置于主柵與頂柵之間的一第二電容和一第二電阻。作為較佳實施方案之一，所述第一電阻和/或第二電阻可選自溝道電阻和薄膜電阻中的任意一種，但不限于此。作為較佳實施方案之一,所述第一電容和/或第二電容可選自肖特基電容、金屬-絕緣體-半導體電容和金屬-絕緣體-金屬電容中的任意一種，但不限于此。 所述頂柵還與分布于介質層上的一引線電極電連接，所述引線電極通過第二電容和/或第二電阻與主柵的引線電極電連接。所述源極與漏極分別與電源的低電位和高電位連接。所述主柵設于第二半導體的F離子區表面，所述F離子區是第二半導體內的局部區域經F離子注入處理后所形成的具有設定厚度的負電荷區。更進一步的講，所述負電荷區是通過F離子注入，并經過設定溫度、時間的退火，形成的穩定負電荷區，從而降低勢壘高度，將柵下方溝道內的二維電子氣耗盡。負電荷區也可以是高溫熱氧化區或者凹槽等可以實現增強型器件的結構。作為可實施的方案之一，所述第一半導體和第二半導體均采用III族氮化物半導體。所述頂柵的兩側邊緣分別向源極和漏極方向延伸設定長度距離。所述頂柵僅以其一側邊緣部向源極或漏極方向延伸設定長度距離。在所述HEMT器件工作時，所述主柵和頂柵通過補償分壓電路由同一信號控制。尤其是在所述HEMT器件處于導通狀態時，所述頂柵控制信號的電位高于主柵控制信號的電位。


圖I是本發明雙柵四端E-MODE HEMT的剖面結構示意 圖2a是普通E-MODE HEMT器件的局部結構示意 圖2b是本發明雙柵四端E-MODE HEMT器件的局部結構示意 圖3a是本發明一較佳實施例中雙柵三端E-MODE HEMT器件的剖視結構示意 圖3b是本發明一較佳實施例中雙柵三端E-MODE HEMT器件的俯視結構示意圖。
具體實施例方式參閱圖2a，普通E-MODE HEMT器件(以AlGaN/GaN HEMT為例)“電流崩塌”的原因是在器件處于關斷狀態時，在柵金屬兩側AlGaN層3與絕緣介質層7以及它們的界面處會積累負電荷，形成界面負電荷積累區21，由于靜電感應作用，這些負電荷會減少甚至完全耗盡其下方溝道區的二維電子氣，形成溝道耗盡區22。當器件開啟時(從關斷態向導通態轉換)，柵極下方溝道內二維電子氣受柵電極電壓控制而上升，但是電荷積累區21的負電荷由于處于較深能級不能及時釋出，因此其對應溝道內的二維電子氣還是較少，所以器件不能完全導通，隨著時間的增加，界面電荷積累區的負電荷逐漸從深能級釋放出來，其對應溝道內電子濃度上升，器件逐漸向完全導通狀態轉變，根據目前研究結果，負電荷從深能級釋放出來的時間大約為微秒 秒的量級。 為克服上述普通E-MODE HEMT器件的“電流崩塌”現象，本案發明人提出了一種雙柵四端III族氮化物E-MODE HEMT器件(以下簡稱雙柵四端E-MODE HEMT器件)，參閱圖I，該器件的源極8、漏極9位于兩側，在靠近源極8 一側的第二半導體3 (如，AlGaN層)表面有一柵電極，稱為主柵4，主柵4下方有一經過F離子注入的負電荷區6，主柵4上方有一絕緣介質層7，絕緣介質層上方有另一柵電極，稱為頂柵5。如圖I所示，頂柵5位于主柵4的上方，在垂直投影面上與主柵4兩側邊緣有交疊，并且向源、漏極方向有一定延伸。前述第一半導體2 (如GaN層)可設于一襯底I上。參閱圖2b，在本案發明人所提出的前述雙柵四端E-MODE HEMT器件關斷狀態下，主柵偏置在閾值電壓以下，頂柵5’上加一足夠高的正偏壓，雖然主柵4’金屬兩側第二半導體層與絕緣介質界面處同樣會積累負電荷，可是由于頂柵上足夠高的正向偏置的作用，界面負電荷不能完全屏蔽頂柵電場，存在足夠的電場去感生溝道區內的二維電子氣，而保持電荷積累區下方溝道23導通；當主柵電壓上升，器件從關斷態向導通態轉變時，頂柵電壓保持不變，界面電荷積累區下方的溝道仍然導通，因此器件不會產生“電流崩塌”造成的延遲。進一步的，本發明通過在本案發明人提出的前述雙柵E-MODE HEMT器件中增設分壓補償電路，使得器件仍然可以三端的方式工作于開關電路中。這樣就可以避免將器件應用到電路中時，由于器件的四端工作方式而需要對電路的修改，進而會增加電路復雜性的問題。具體而言，通過前述分壓補償電路，主柵與頂柵可以加同一脈沖信號，通過對分壓補償電路中電阻和電容的調整，頂柵電壓與主柵電壓的相位和幅值關系可以隨之調整。通常，可以采用同相位，頂柵電壓幅值高于主柵電壓幅值，在器件從關斷態向導通狀轉變時，頂柵的高電壓可以克服界面負電荷的屏蔽而在其下方強制感生出足夠的二維電子氣，從而避免“電流崩塌”;器件處于關斷態時，頂柵所加的低電位可以抑制表面態和缺陷對負電荷的捕獲，亦能抑制“電流崩塌”。以上對本發明技術方案進行了概述，為了使公眾能夠更清楚了解本發明的技術手段，并可依照說明書的內容予以實施，以下以基于AlGaN/GaN異質結的器件為例對本發明的技術方案作進一步的說明。參閱圖3a，本實施例所涉及的雙柵三端III族氮化物E-MODE HEMT (以下簡稱為“雙柵三端E-MODE HEMT”)具有第一半導體13 (GaN)、和形成在第一半導體13上的第二半導體14 (AlGaN)0第一半導體13未進行特意摻雜。在第二半導體14中可以摻入η型雜質，也可以不進行摻雜。第二半導體14的帶隙比第一半導體13的帶隙更寬。第二半導體14的厚度約為15至30nm。第一半導體13和第二半導體14形成異質結構，在界面處形成二維電子氣(2DEG)。

該雙柵三端E-MODE HEMT具有按規定間隔距離分離配置的漏極11和源極12。漏極11與源極12貫穿第二半導體14延伸到第一半導體13，與溝道中二維電子氣相連接。漏極11和源極12是由多層金屬(如Ti/Al/Ti/Au或者Ti/Al/Ni/Au等)通過快速高溫退火形成歐姆接觸。該雙柵三端E-MODE HEMT具有負電荷區19，它是在第二半導體內部、主柵下方第二半導體內通過F離子注入形成的負電荷區，可以將其所對應的溝道中的二維電子氣耗盡。該雙柵三端E-MODE HEMT具有主、副雙柵結構，主柵16制造在源極和漏極之間，靠近源極的一端，主柵16直接與第二半導體14表面接觸，并形成肖特基接觸。頂柵18設置在介質層17 (如Si3N4)之上，在垂直方向上與主柵有交疊，并且向源、漏極方向各有延伸。參閱圖3b，該雙柵三端E-MODE HEMT的主柵16和頂柵18通過分壓補償電路連接，由同一引線電極(pad)25進行信號控制。通過調整分壓補償電路中電阻26(第一電阻)、電阻27 (第二電阻)和電容28 (第一電容)、電容29 (第二電容)之間的關系，對主柵和頂柵所加電壓的幅值和相位進行調整。電阻26、27可以采用溝道電阻或者薄膜電阻(金屬、半導體等)，電容28、29可以采用金屬-半導體接觸電容或者金屬-絕緣體-半導體(金屬)電容。藉由前述設計，使得本發明可以對增強型HEMT器件中的“電流崩塌效應”進行有效控制，并可以將雙柵電極四端器件等同于三端器件應用于電路中。上述實施例僅為說明本發明的技術構思及特點，其目的在于讓熟悉此項技術的人士能夠了解本發明的內容并據以實施，并不能以此限制本發明的保護范圍。凡根據本發明精神實質所作的等效變化或修飾，都應涵蓋在本發明的保護范圍之內。
權利要求
1.一種新型雙柵三端III族氮化物增強型HEMT器件，包括源極(12 )、漏極(11)以及異質結構，所述源極(12)與漏極(11)通過異質結構中的二維電子氣(2DEG)形成電連接，其中， 所述異質結構包括 第一半導體(13)，其設置于源極(12)和漏極(11)之間， 第二半導體(14)，其形成于第一半導體(13)表面，并具有寬于第一半導體(13)的帶隙，且第二半導體(14)表面設有主柵(16)，所述主柵(16)位于源極(12)與漏極(11)之間靠近源極(12)—側，并與第二半導體(14)形成金屬-半導體接觸， 介質層(17)，其形成于第二半導體(14)和主柵(16)表面，并設置在源極(12)與漏極(11)之間，且介質層(17)表面設有頂柵(18)，所述頂柵(18)對主柵(16)形成全覆蓋，且至少所述頂柵(18)的一側邊緣部向漏極(11)或源極(12)方向延伸設定長度距離， 其特征在于，所述HEMT器件還包括 用于使所述主柵(16 )和頂柵(18 )實現同步信號控制的分壓補償電路。
2.根據權利要求I所述的新型雙柵三端III族氮化物增強型HEMT器件，其特征在于，所述分壓補償電路包括 并聯設置于源極(12)與主柵(16)之間的至少一第一電容(28)及至少一第一電阻(26)， 并聯設置于主柵(16)與頂柵(18)之間的至少一第二電容(29)及至少一第二電阻(27)。
3.根據權利要求2所述的新型雙柵三端III族氮化物增強型HEMT器件，其特征在于，所述第一電阻(26)和/或第二電阻(27)至少選自溝道電阻和薄膜電阻中的任意一種。
4.根據權利要求2所述的新型雙柵三端III族氮化物增強型HEMT器件，其特征在于，所述第一電容(28 )和/或第二電容(29 )至少選自肖特基電容、金屬-絕緣體-半導體電容和金屬-絕緣體-金屬電容中的至少一種。
5.根據權利要求2所述的新型雙柵三端III族氮化物增強型HEMT器件，其特征在于，所述頂柵(18)還與分布于介質層上的一引線電極(25)電連接，所述引線電極(25)與第二電容(29)和/或第二電阻(27)電連接。
6.根據權利要求I所述的新型雙柵三端III族氮化物增強型HEMT器件，其特征在于，所述源極(12)與漏極(11)分別與電源的低電位和高電位連接。
7.根據權利要求I所述的新型雙柵三端III族氮化物增強型HEMT器件，其特征在于，所述主柵(16)設于第二半導體(14)的F離子區(19)表面，所述F離子區(19)是第二半導體(14)內的局部區域經F離子注入處理后所形成的具有設定厚度的負電荷區。
8.根據權利要求I所述的新型雙柵三端III族氮化物增強型HEMT器件，其特征在于，所述第一半導體和第二半導體均采用III族氮化物半導體。
9.根據權利要求I所述的新型雙柵三端III族氮化物增強型HEMT器件，其特征在于，所述頂柵(18)的兩側邊緣分別向源極(12)和漏極(11)方向延伸設定長度距離， 或者，所述頂柵(18)僅以其一側邊緣部向源極(12)或漏極(11)方向延伸設定長度距離。
10.根據權利要求I所述的新型雙柵三端III族氮化物增強型HEMT器件，其特征在于，在所述HEMT器件處于導通狀態時，所述頂柵(18)控制信號的電位高于主柵(16)控制信號的電位。
全文摘要
一種新型雙柵三端Ⅲ族氮化物增強型HEMT器件，包括源、漏極以及異質結構，源、漏極通過異質結構中的二維電子氣形成電連接，其中異質結構包括設置于源、漏極之間的第一半導體；形成于第一半導體表面的第二半導體，其第二半導體表面設有主柵，主柵位于源、漏極之間靠近源極一側，并與第二半導體形成金屬-半導體接觸；介質層，其形成于第二半導體和主柵表面，并設置在源、漏極之間，且介質層表面設有頂柵，頂柵對主柵形成全覆蓋，且至少頂柵的一側邊緣部向漏或源極有一定延伸；以及，用于使主、頂柵實現同步信號控制的分壓補償電路。本發明可以對增強型HEMT器件中的“電流崩塌效應”進行有效控制，還可將雙柵電極四端器件等同于三端器件應用于電路中。
文檔編號H01L29/423GK102856371SQ20121036727
公開日2013年1月2日 申請日期2012年9月28日 優先權日2012年9月28日
發明者于國浩, 蔡勇, 張寶順 申請人:中國科學院蘇州納米技術與納米仿生研究所