功率半導體元件的制作方法
【專利摘要】一種功率半導體元件，具備第1電極、第1半導體層、第2半導體層、第3半導體層、第4半導體層、第2電極、第1控制電極和第1絕緣膜。第1半導體層設在第1電極之上，是第1導電型。第2半導體層設在第1半導體層之上，是第2導電型。第3半導體層在第1半導體層之上、與第2半導體層離開地設置，是第2導電型。第4半導體層設在第3半導體層之上，是第1導電型。第2電極設在第4半導體層之上，與第4半導體層電連接。第1控制電極在第2半導體層與第3半導體層之間、靠近第3半導體層側設置。第1絕緣膜設在第1半導體層與第1控制電極之間、第2半導體層與第1控制電極之間、以及第3半導體層與第1控制電極之間。
【專利說明】功率半導體元件
[0001]關聯申請
[0002]本申請主張以日本專利申請2012 - 208979號(申請日:2012年9月21日)為基礎申請的優先權。本申請通過參照該基礎申請，包含該基礎申請的全部內容。
【技術領域】
[0003]本發明涉及功率半導體元件。
【背景技術】
[0004]作為功率半導體兀件,有IGBT (Insulated Gate Bipolar Transistor,絕緣柵雙極型晶體管)等。作為降低IGBT的開啟電壓的方法，有利用IE效應(carrier injectionenhancement effect,載流子注入增強效應)的方法。如果利用IE效應,貝U通過提高空穴的排出阻力、提高發射極電極側的載流子濃度，能夠實現低開啟電壓。IE效應例如可以通過在η型的基極層與發射極電極之間設置P型的浮動(floating)層、使p型的基極區域的面積相對減小來產生。但是，如果設置浮動層，則開關特性劣化。例如在關斷時柵極電壓振蕩。在接通時容易發生開關噪聲。這樣，開啟電壓的降低和開關特性的提高存在權衡的關系。

【發明內容】

[0005]本發明的目的是提供一種低開啟電壓且開關特性良好的功率半導體元件。
[0006]根據實施方式，提供一種具備第I電極、第I半導體層、第2半導體層、第3半導體層、第4半導體層、第2電極、第I控制電極和第I絕緣膜的功率半導體元件。上述第I半導體層設在上述第I電極之上，是第I導電型。上述第2半導體層設在上述第I半導體層之上，是第2導電型。上述第3半導體層在上述第I半導體層之上、與上述第2半導體層離開而設置，是第2導電型。上述第4半導體層設在上述第3半導體層之上，是第I導電型。上述第2電極設在上述第4半導體層之上，與上述第4半導體層電連接。上述第I控制電極在上述第2半導體層與上述第3半導體層之間、靠近上述第3半導體層側設置。上述第I絕緣膜設在上述第I半導體層與上述第I控制電極之間、上述第2半導體層與上述第I控制電極之間、以及上述第3半導體層與上述第I控制電極之間。
【專利附圖】

【附圖說明】
[0007]圖1是例示有關第I實施方式的功率半導體元件的示意的剖視圖。
[0008]圖2 Ca)及圖2 (b)是例示有關第I實施方式的功率半導體元件的示意圖。
[0009]圖3是例示有關第I實施方式的功率半導體元件的等價電路圖。
[0010]圖4 (a)?圖4 (C)是例示功率半導體元件的特性的曲線圖。
[0011]圖5 (a)?圖5 (d)是例示有關第I實施方式的功率半導體元件的制造方法的次序的工序順序示意的剖視圖。
[0012]圖6 (a)?圖6 (d)是例示有關第I實施方式的功率半導體元件的制造方法的次序的工序順序示意的剖視圖。
[0013]圖7 (a)?圖7 (C)是例示有關第I實施方式的功率半導體元件的制造方法的次序的工序順序示意的剖視圖。
[0014]圖8是例示有關第I實施方式的其他功率半導體元件的示意的剖視圖。
[0015]圖9 (a)?圖9 (d)是例示有關第I實施方式的其他功率半導體元件的制造方法的次序的工序順序示意的剖視圖。
[0016]圖10是例示有關第I實施方式的其他功率半導體元件的示意的剖視圖。
[0017]圖11是例示有關第I實施方式的其他功率半導體元件的示意的剖視圖。
[0018]圖12 (a)?圖12 (C)是例示有關第2實施方式的功率半導體元件的示意的剖視圖。
[0019]圖13是例示有關第2實施方式的其他功率半導體元件的示意的剖視圖。
[0020]圖14是例示有關第2實施方式的其他功率半導體元件的示意的剖視圖。
【具體實施方式】
[0021]以下，參照附圖對各實施方式進行說明。
[0022]另外，附圖是示意的或概念性的，各部分的厚度與寬度的關系、部分間的大小的比率等并不一定與現實的結構相同。此外，即使是表示相同部分的情況，也有通過附圖使相互的尺寸或比率不同而表示的情況。
[0023]另外，在本說明書和各圖中，對于與關于已出現的圖在上面敘述的部分同樣的要素賦予相同的標號，適當省略詳細的說明。
[0024](第I實施方式)
[0025]圖1是例示有關第I實施方式的功率半導體元件的示意的剖視圖。
[0026]圖2 Ca)及圖2 (b)是例示有關第I實施方式的功率半導體元件的示意圖。
[0027]圖2 (a)是示意的俯視圖。圖2 (b)是示意的剖視圖。圖1表示圖2 (a)的Al —A2線截面。圖2 (b)表示圖2 Ca)的BI — B2線截面。
[0028]如圖1所示，IGBTl 10 (功率半導體元件)具備發射極電極11 (第2電極)、集電極電極12 (第I電極)、η—基極層21 (第I半導體層)、浮動層22 (第2半導體層)、P基極層23 (第3半導體層)、η+發射極層24 (第4半導體層)、柵極電極31 (第I控制電極)和柵極絕緣膜41 (第I絕緣膜)。IGBT110例如是溝槽柵型構造。
[0029]η—基極層21設在發射極電極11與集電極電極12之間。即，η—基極層21設在集電極電極12之上，發射極電極11設在η—基極層21之上。η—基極層21是η型(第I導電型)。第I導電型也可以是P型。在此情況下，第2導電型為η型。
[0030]這里，設發射極電極11、集電極電極12和η—基極層21的層疊方向為Z軸方向。設相對于Z軸方向垂直的I個方向(第I方向)為X軸方向。設相對于Z軸方向及X軸方向垂直的方向為Y軸方向。
[0031]浮動層22是P型，設在發射極電極11與η—基極層21之間。浮動層22設在η —基極層21之上。浮動層22沿著Y軸方向延伸。浮動層22處于電浮動的狀態。S卩，浮動層22沒有與發射極電極11、集電極電極12及柵極電極31分別電連接。
[0032]P基極層23是P型，設在發射極電極11與η —基極層21之間，在X軸方向上與浮動層22尚開。P基極層23與浮動層22尚開而設在η基極層21之上。ρ基極層23沿著Y軸方向延伸。浮動層22與集電極電極12之間的沿著Z軸方向的距離LI比ρ基極層23與集電極電極12之間的沿著Z軸方向的距離L2短。S卩，浮動層22的擴散深度比ρ基極層23的擴散深度深。距離L2 - LI例如是0.5 μ m以上5 μ m以下。
[0033]η.發射極層24是η型，設在發射極電極11與P基極層23之間。η.發射極層24設在P基極層23之上。η+發射極層24沿著Y軸方向延伸。η+發射極層24的雜質的濃度比η—基極層21的雜質的濃度高。η+發射極層24與發射極電極11電連接。η+發射極層24例如通過與發射極電極11接觸，與發射極電極11電連接。在本說明書中，所謂“電連接”是指，除了直接接觸連接以外，還包括經由其他導電部件等連接。
[0034]在發射極電極11中例如使用鋁。在集電極電極12中例如使用V、N1、Au、Ag或Sn等的金屬材料。在η—基極層21、浮動層22、ρ基極層23及η.發射極層24中，例如使用硅等的半導體、碳化硅(SiC)或氮化鎵(GaN)等的化合物半導體、或金剛石等的寬帶隙半導體
坐寸ο
[0035]柵極電極31在X軸方向上設在浮動層22與ρ基極層23之間。柵極電極31沿著Z軸方向及Y軸方向延伸。柵極電極31的上端31a位于比P基極層23靠上方。柵極電極31的下端31b位于比ρ基極層23靠下方。S卩，柵極電極31在X軸方向上與ρ基極層23的Z軸方向的整體對置。浮動層22與柵極電極31之間的沿著X軸方向的距離L3比ρ基極層23與柵極電極31之間的沿著X軸方向的距離L4長。S卩，柵極電極31靠近ρ基極層23側設置。在柵極電極31中例如使用多晶硅。
[0036]柵極絕緣膜41設在η—基極層21與柵極電極31之間、浮動層22與柵極電極31之間、P基極層23與柵極電極31之間、以及η+發射極層24與柵極電極31之間。柵極絕緣膜41將η—基極層21與柵極電極31電絕緣，將浮動層22與柵極電極31電絕緣，將ρ基極層23與柵極電極31電絕緣，將η+發射極層24與柵極電極31電絕緣。在柵極絕緣膜41中，例如使用硅氧化膜、硅氮化膜、或硅氮氧化膜等。
[0037]柵極電極31的下端31b與η一基極層21之間的沿著Z軸方向的距離L5比距離L4長。即，柵極電極31的下端31b與η—基極層21之間的柵極絕緣膜41的沿著Z軸方向的厚度比柵極電極31與ρ基極層23之間的柵極絕緣膜41的沿著X軸方向的厚度厚。由此，例如能夠使在柵極一集電極間產生的寄生電容Cgc變小。另外，柵極電極31的下端31b與η—基極層21之間的沿著Z軸方向的距離在X軸方向上變化。距離L5例如為柵極電極31的下端31b與η—基極層21之間的沿著Z軸方向的距離的平均值。
[0038]距離L3例如是0.6 μ m以上2.0 μ m以下。距離L4例如是50nm以上300nm以下。距離L5例如是0.5 μ m以上4 μ m以下。此外，浮動層22的下端22u與柵極絕緣膜41的下端41a之間的沿著Z軸方向的距離L9例如是0.1 μ m以上I μ m以下。
[0039]IGBT110還具備ρ+集電極層50 (中間層)、P+接觸層51、絕緣膜60和溝槽61。
[0040]P+集電極層50是ρ型，設在集電極電極12與η—基極層21之間。P+集電極層50與集電極電極12及η—基極層21電連接。
[0041]ρ+接觸層51是ρ型，設在發射極電極11與P基極層23之間。ρ+接觸層51沿著Y軸方向延伸。P+接觸層51的雜質的濃度比P基極層23的雜質的濃度高。P+接觸層51與發射極電極11及P基極層23電連接。由此，ρ基極層23經由ρ+接觸層51與發射極電極11電連接。由此，例如蓄積在P基極層23中的空穴容易被向發射極電極11排出。
[0042]絕緣膜60設在發射極電極11與浮動層22之間，將發射極電極11與浮動層22電絕緣。
[0043]溝槽61在X軸方向上設在浮動層22與P基極層23之間。溝槽61沿著Z軸方向及Y軸方向延伸。柵極電極31及柵極絕緣膜41設在溝槽61的內部。
[0044]n+發射極層24在X軸方向上設在柵極絕緣膜41與p+接觸層51之間。n+發射極層24接近于柵極絕緣膜41 (溝槽61)配置。n+發射極層24例如在X軸方向上與柵極絕緣膜41接觸。
[0045]IGBTl 10還具備電極13 (第3電極)和電極14 (第4電極)。
[0046]電極13和電極14設在溝槽61的內部。即，柵極電極31、電極13和電極14這3個電極設在溝槽61的內部。
[0047]電極13在X軸方向上設在浮動層22與柵極電極31之間，沿著Z軸方向及Y軸方向延伸。電極13與發射極電極11電連接。電極13的沿著Z軸方向的長度與柵極電極31的沿著Z軸方向的長度實質上相同。
[0048]電極14在X軸方向上設在柵極電極31與電極13之間，沿著Z軸方向及Y軸方向延伸。電極14在X軸方向上與柵極電極31的Z軸方向的整體對置。電極14在X軸方向上與電極13的Z軸方向的整體對置。電極14與發射極電極11電連接。在電極13及電極14中例如使用多晶硅。
[0049]柵極絕緣膜41在η—基極層21與電極13之間、浮動層22與電極13之間、η一基極層21與電極14之間、柵極電極31與電極14之間、以及電極13與電極14之間延伸。
[0050]IGBTl 10還具備電極15、電極16、ρ基極層25 (第5半導體層)、η+發射極層26 (第6半導體層)、柵極電極32 (第2控制電極)、柵極絕緣膜42 (第2絕緣膜)、P+接觸層52和溝槽62。
[0051]P基極層25是P型，設在發射極電極11與η —基極層21之間，在X軸方向上與浮動層22離開。浮動層22在X軸方向上設在P基極層23與P基極層25之間。即，P基極層25設在η—基極層21之上,相對于浮動層22在X軸方向上向與P基極層23相反側離開。ρ基極層25沿著Y軸方向延伸。浮動層22與集電極電極12之間的沿著Z軸方向的距離LI比P基極層25與集電極電極12之間的沿著Z軸方向的距離L6短。S卩，浮動層22的擴散深度比P基極層25的擴散深度深。距離L6例如與距離L2實質上相同。
[0052]η+發射極層26設在發射極電極11與P基極層25之間。η+發射極層26設在ρ基極層25之上。η+發射極層26與發射極電極11電連接。柵極電極32在X軸方向上設在浮動層22與ρ基極層25之間。浮動層22與柵極電極32之間的沿著X軸方向的距離L7比ρ基極層25與柵極電極32之間的沿著X軸方向的距離L8長。S卩，柵極電極32靠近ρ基極層25側設置。
[0053]柵極絕緣膜42設在η—基極層21與柵極電極32之間、浮動層22與柵極電極31之間、P基極層25與柵極電極32之間、以及η+發射極層26與柵極電極32之間。ρ+接觸層52設在發射極電極11與ρ基極層25之間。
[0054]溝槽62在X軸方向上設在浮動層22與ρ基極層25之間。電極15在X軸方向上設在浮動層22與柵極電極32之間。電極16在X軸方向上設在柵極電極32與電極15之間。浮動層22的沿著X軸方向的距離(寬度)L10例如是5μπι以上50μπι以下。距離LlO換言之是溝槽61與溝槽62之間的沿著X軸方向的距離。
[0055]電極15、電極16、ρ基極層25、η+發射極層26、柵極電極32、柵極絕緣膜42、ρ+接觸層52及溝槽62分別與電極13、電極14、ρ基極層23、η+發射極層24、柵極電極31、柵極絕緣膜41、P+接觸層51及溝槽61實質上相同。因此，關于電極15、電極16、ρ基極層25、η+發射極層26、柵極電極32、柵極絕緣膜42、ρ+接觸層52及溝槽62的詳細的說明省略。
[0056]如圖2 (a)及圖2 (b)所示，IGBT110具有元件區域70和末端區域72。元件區域70是在發射極電極11與集電極電極12之間電流流動的區域。末端區域72例如在X — Y平面中將元件區域70包圍。另外，在圖2 (a)中，為了方便而省略了發射極電極11及絕緣膜60等的圖示。
[0057]在末端區域72中，設有第I發射極布線73、第2發射極布線74、柵極布線75、末端絕緣膜76和末端溝槽77。
[0058]第I發射極布線73設在η—基極層21與絕緣膜60之間。在第I發射極布線73中使用例如多晶硅等的導電材料。在發射極電極11中，設有沿著Z軸方向延伸、接觸在第I發射極布線73上的插頭部11a。由此,第I發射極布線73與發射極電極11電連接。
[0059]在第I發射極布線73上，設有沿著Z軸方向及X軸方向延伸的插頭部73a。電極14沿著Y軸方向延伸，接觸在插頭部73a上。電極16沿著Y軸方向延伸，接觸在插頭部73a上。由此，電極14及電極16經由第I發射極布線73與發射極電極11電連接。在該例中，電極14及電極16與插頭部73a連續。
[0060]末端絕緣膜76設在η—基極層21與第I發射極布線73之間，將η —基極層21與第I發射極布線73電絕緣。在末端絕緣膜76中，例如使用硅氧化膜、硅氮化膜、或硅氮氧
化膜等。
[0061]末端溝槽77沿著Z軸方向及X軸方向延伸。溝槽61及溝槽62接觸在末端溝槽77上。插頭部73a設在末端溝槽77的內部。末端絕緣膜76的一部份設在末端溝槽77的內部，將η—基極層21與插頭部73a電絕緣。
[0062]第2發射極布線74設在η —基極層21與絕緣膜60之間，與第I發射極布線73離開配置。此外，第2發射極布線74設在電極13的一部分上及電極15的一部分上。
[0063]末端絕緣膜76及柵極絕緣膜41設在第2發射極布線74與電極13之間。末端絕緣膜76及柵極絕緣膜42設在第2發射極布線74與電極15之間。在第2發射極布線74中，使用例如多晶硅等的導電材料。在發射極電極11上，設有沿著Z軸方向延伸、接觸在第2發射極布線74上的插頭部lib。由此,第2發射極布線74與發射極電極11電連接。
[0064]在第2發射極布線74上，設有沿著Z軸方向延伸、接觸在電極13上的插頭部74a。此外，在第2發射極布線74上，設有沿著Z軸方向延伸、接觸在電極13上的插頭部(圖示省略)。由此，電極13及電極15經由第2發射極布線74與發射極電極11電連接。
[0065]柵極布線75設在η—基極層21與絕緣膜60之間，與第I發射極布線73及第2發射極布線74離開配置。此外，柵極布線75設在柵極電極31的一部分上及柵極電極32的一部分上。在柵極布線75與柵極電極31之間設有末端絕緣膜76及柵極絕緣膜41。在柵極布線75與柵極電極32之間設有末端絕緣膜76及柵極絕緣膜42。在柵極布線75中使用例如多晶硅等的導電材料。[0066]在柵極布線75上，設有沿著Z軸方向延伸、接觸在柵極電極31上的插頭部。在柵極布線75上，設有沿著Z軸方向延伸、接觸在柵極電極32上的插頭部。由此，柵極電極31與柵極電極32經由柵極布線75相互電連接。柵極布線75在末端區域72中電連接到省略了圖示的金屬電極上。
[0067]圖3是例示有關第I實施方式的功率半導體元件的等價電路圖。
[0068]如圖3所示，在IGBT110中，設有電連接在柵極電極31及柵極電極32上的柵極電阻Rg、在柵極一發射極間產生的寄生電容Cge、在柵極一集電極間產生的寄生電容Cgc和發射極一集電極間的輸出電阻R2。電容Cge包括在發射極電極11與柵極電極31之間產生的寄生電容Cge1、在發射極電極11與柵極電極32之間產生的寄生電容Cge2、在電極13與柵極電極31之間產生的寄生電容Cge3、在電極14與柵極電極31之間產生的寄生電容Cge4、在電極15與柵極電極32之間產生的寄生電容Cge5、和在電極16與柵極電極32之間產生的寄生電容 Cge6。電容 Cge 例如是 CgeACgedCgeJCgefCgei^Cge6。
[0069]這樣，通過設置電極13~16，能夠使電容Cge變大。例如，通過柵極電極31中的與電極13對置的部分的面積的調整、或柵極電極31中的與電極14對置的部分的面積的調整，能夠調整電容Cge。 [0070]接著，對IGBT110的動作進行說明。
[0071]例如，在集電極電極12上施加正電壓，將發射極電極11接地，在柵極電極31及柵極電極32上施加正電壓。由此，在發射極電極11與集電極電極12之間流過電流。如果在柵極電極31及柵極電極32上施加閾值電壓以上的電壓，則ρ基極層23中的柵極絕緣膜41的附近的區域及P基極層25中的柵極絕緣膜42的附近的區域中形成反轉溝道。電流例如從集電極電極12經由P+集電極層50、n—基極層21、反轉溝道、n+發射極層24及n+發射極層26流向發射極電極11。
[0072]接著，對IGBT110的效果進行說明。
[0073]通過設置浮動層22，能夠提高流到發射極電極11中的空穴的排出電阻。即，能得到IE效應。由此，提高來自發射極電極11的電子的注入效率，提高發射極電極11側的載流子濃度。由此，能夠實現高耐壓和低開啟電壓。利用了 IE效應的IGBTl 10也有被稱作IEGT(injection-Enhanced Gate Bipolar Transistor,注入增強柵雙極型晶體管)的情況。
[0074]圖4 (a)~圖4 (c)是例示功率半導體元件的特性的曲線圖。
[0075]這些圖表示IGBT110的關斷時的特性。在這些圖中，實線是有關實施方式的IGBTl 10的特性，虛線是參考例的IGBT的特性。
[0076]在參考例中，在溝槽61內僅設置柵極電極31，使距離L3與距離L4實質上相同，并且在溝槽62內僅設置柵極電極32，使距離L7與距離L8實質上相同。
[0077]在這些圖中，橫軸是時間t，圖4 Ca)的縱軸是柵極電壓Vg，圖4 (b)的縱軸是集電極電流Ic，圖4 (C)的縱軸是集電極一發射極間的電壓Vce。
[0078]如在圖4 (a沖用虛線表示那樣，在參考例的IGBT中，例如在關斷時，柵極電壓Vg向負側較大地振動。即，在參考例中，在關斷時，柵極電壓Vg振蕩。在柵極電壓Vg向負側振動的情況下，在驅動IGBT的電路中，必須實施對負側的電壓的對策。因此，導致電路的復雜化。此外，在參考例的IGBT中，還有接通時的集電極一發射極間電壓的時間變化率(dV/dt)大的問題。大的dV/dt能夠縮短接通時間，但另一方面容易產生開關噪聲。這樣，參考例的IGBT在開關特性中存在問題。
[0079]本
【發明者】發現，關斷時的柵極電壓Vg的振蕩起因于蓄積在浮動層22中的空穴。例如，浮動層22在接通狀態時蓄積許多空穴。蓄積在浮動層22中的空穴在關斷時，隨著電壓Vce的上升，經由ρ基極層23及ρ+接觸層51向發射極電極11流入。此時，浮動層22的電位急劇地變化。隨著空穴的移動，浮動層22的電位急劇地下降。伴隨著浮動層22的電位變化的位移電流流到柵極電極31中，使柵極電壓Vg振蕩。
[0080]在有關本實施方式的IGBT110中，浮動層22與柵極電極31之間的沿著X軸方向的距離L3比ρ基極層23與柵極電極31之間的沿著X軸方向的距離L4長。由此，能抑制流到柵極電極31中的位移電流。
[0081]由此，如在圖4(a)中用實線表示地那樣，抑制了關斷時的柵極電壓Vg的振蕩。從浮動層22向柵極帶來的影響被抑制，開關時的動作穩定。在IGBT110中，能得到低開啟電壓、開關特性良好的功率半導體元件。
[0082]在實施方式中，電極13及電極14電連接在發射極電極11上。因此，電極13及電極14例如被設定為接地電位。電極13及電極14的電位對于蓄積在浮動層22中的空穴成為屏障。由此，能適當地抑制蓄積在浮動層22中的空穴流入到發射極電極11中。
[0083]柵極電壓Vg的振蕩在滿足式(I)的條件的情況下發生。
【權利要求】
1.一種功率半導體元件，其特征在于，具備: 第I電極； 第I導電型的第I半導體層，設在上述第I電極之上； 第2導電型的第2半導體層，設在上述第I半導體層之上； 第2導電型的第3半導體層，與上述第2半導體層離開而設在上述第I半導體層之上； 第I導電型的第4半導體層，設在上述第3半導體層之上； 第2電極，設在上述第4半導體層之上，與上述第4半導體層電連接； 第I控制電極，在上述第2半導體層與上述第3半導體層之間、靠近上述第3半導體層側設置；以及 第I絕緣膜，在上述第I半導體層與上述第I控制電極之間、上述第2半導體層與上述第I控制電極之間、以及上述第3半導體層與上述第I控制電極之間設置。
2 .如權利要求1所述的功率半導體元件，其特征在于， 還具備設在上述第I控制電極與上述第2半導體層之間、與上述第2電極電連接的第3電極； 上述第I絕緣膜延伸到上述第I半導體層與上述第3電極之間、上述第2半導體層與上述第3電極之間、以及上述第I控制電極與上述第3電極之間。
3.如權利要求2所述的功率半導體元件，其特征在于， 還具備設在上述第I控制電極與上述第3電極之間、與上述第2電極電連接的第4電極； 上述第I絕緣膜延伸到上述第I半導體層與上述第4電極之間、上述第I控制電極與上述第4電極之間、以及上述第2控制電極與上述第4電極之間。
4.如權利要求1所述的功率半導體元件，其特征在于， 上述第2半導體層與上述第I電極之間的距離比上述第3半導體層與上述第I電極之間的距離短。
5.如權利要求1所述的功率半導體元件，其特征在于， 上述第2半導體層處于電浮動的狀態。
6.如權利要求1所述的功率半導體元件，其特征在于，還具備: 第2導電型的第5半導體層，相對于上述第2半導體層向與上述第3半導體層相反側離開而設在上述第I半導體層之上； 第I導電型的第6半導體層，設在上述第5半導體層之上，與上述第2電極電連接； 第2控制電極，在上述第2半導體層與上述第5半導體層之間、靠近上述第5半導體層側設置；以及 第2絕緣膜，在上述第I半導體層與上述第2控制電極之間、上述第2半導體層與上述第2控制電極之間、以及上述第5半導體層與上述第2控制電極之間設置。
7.如權利要求6所述的功率半導體元件，其特征在于， 上述第2半導體層與上述第I電極之間的距離比上述第5半導體層與上述第I電極之間的距離短。
8.如權利要求6所述的功率半導體元件，其特征在于，還具備: 第I導電部，設在上述第I控制電極與上述第2控制電極之間，與上述第2電極電連接；以及 第3絕緣膜，在上述第I半導體層與上述第I導電部之間、以及上述第2半導體層與上述第I導電部之間設置。
9.如權利要求8所述的功率半導體元件，其特征在于， 上述第I絕緣膜與上述第3絕緣膜之間的距離和上述第2絕緣膜與上述第3絕緣膜之間的距離分別是0.5μπι以上4μπι以下。
10.如權利要求8所述的功率半導體元件，其特征在于， 還具備: 第2導電部，設在上述第I導電部與上述第2控制電極之間；以及 第3導電部，設在上述第I導電部與上述第2導電部之間； 上述第3絕緣膜延伸到上述第I半導體層與上述第2導電部之間、上述第2半導體層與上述第2導電部之間、上述第I半導體層與上述第3導電部之間、上述第I導電部與上述第3導電部之間、以及上述第2導電部與上述第3導電部之間。
11.如權利要求10所述的功率半導體元件，其特征在于， 上述第2導電部及上述第3導電部與上述第2電極電連接。
12.如權利要求10所述的功率半導體元件，其特征在于， 上述第2導電部與上述第2電極電連接； 上述第3導電部與上述第I控制電極電連接。
13.如權利要求1所述的功率半導體元件，其特征在于， 還具備設在上述第I半導體層與上述第3半導體層之間的第7半導體層； 上述第7半導體層的雜質的濃度比上述第I半導體層的雜質的濃度高。
14.如權利要求1所述的功率半導體元件，其特征在于， 上述第I控制電極沿著上述第I半導體層、上述第2半導體層、上述第3半導體層和上述第4半導體層的層疊方向延伸，具有位于比上述第3半導體層靠上的上端、和位于比上述第3半導體層靠下的下端。
15.如權利要求14所述的功率半導體元件，其特征在于， 上述第I控制電極的上述下端與上述第I半導體層之間的距離比上述第I控制電極與上述第3電極之間的距離長。
16.如權利要求1所述的功率半導體元件，其特征在于， 上述第4半導體層的雜質的濃度比上述第I半導體層的雜質的濃度高。
17.如權利要求1所述的功率半導體元件，其特征在于， 還具備設在上述第I電極與上述第I半導體層之間的第2導電型的中間層。
18.如權利要求1所述的功率半導體元件，其特征在于， 還具備設在上述第2電極與上述第3半導體層之間的第2導電型的接觸層； 上述接觸層的雜質的濃度比上述第3半導體層的雜質的濃度高。
19.如權利要求1所述的功率半導體元件，其特征在于， 上述第4半導體層與上述第I絕緣膜接觸。
20.如權利要求1所述的功率半導體元件，其特征在于， 上述第2半導體層與上述第I電極之間的距離和上述第3半導體層與上述第I電極之.間的距離的差的絕對值是5nm以下。
【文檔編號】H01L29/739GK103681824SQ201310367702
【公開日】2014年3月26日 申請日期:2013年8月21日 優先權日:2012年9月21日
【發明者】中村和敏, 松田正, 二宮英彰 申請人:株式會社東芝