本發明涉及芯片加工領域，具體而言，涉及一種芯片封裝方法、結構及系統。

背景技術：

1、射頻芯片封裝中為解決金屬腔體封裝結構（如金屬陶瓷封裝、基板pop（packageon?package）封裝）形成的腔體諧振問題，常常采用屏蔽蓋的方案將芯片進行空間上的隔離度。

2、增加屏蔽蓋的方案可屏蔽整個封裝體內部的腔體諧振問題，但會造成屏蔽蓋內部和信號線間的電容效應增強，信號輸出端口由金絲鍵合線（線長通常不小于500um）向外輻射的能量更多地耦合到了射頻輸入端口，使得端口間的隔離度下降，進而可能造成芯片的自激而無法正常工作。目前常規的解決方案通過增高屏蔽蓋的高度，減小屏蔽蓋內表面和信號線間的電容，來提升端口間的隔離度避免芯片自激。但是，增加封裝蓋的高度會使得整個封裝體的尺寸較大，增加了芯片封裝結構的體積。

技術實現思路

1、有鑒于此，本發明實施例的目的在于提供一種芯片封裝方法、結構及系統，可以在不增加芯片封裝結構尺寸的前提下，提升芯片端口間隔離度。

2、第一方面，本發明實施例提供了一種芯片封裝方法，應用于芯片封裝結構，所述方法包括：確定信號線的第一長度和第一高度，以及屏蔽線的第二長度和第二高度；按照所述第一長度和所述第一高度將所述信號線鍵合在芯片和基板上，以及按照所述第二長度和所述第二高度將所述屏蔽線鍵合在芯片和基板上；在所述基板上封裝屏蔽蓋；其中，所述芯片、所述信號線和所述屏蔽線設置在所述屏蔽蓋中；所述信號線和所述屏蔽蓋之間的第一電容、所述屏蔽線和所述信號線之間的第二電容、所述信號線與所述基板之間的第三電容中的一者或多者用于調節芯片封裝結構的隔離度。

3、在上述實現過程中，通過在芯片封裝中增加屏蔽線，且在芯片上方設置屏蔽蓋，則可以將信號線和屏蔽蓋內腔看作平行電容器的兩個基板，將信號線與屏蔽線也看作平行電容器的兩個基板，通過調整信號線和屏蔽蓋之間的第一電容、屏蔽線和信號線之間的第二電容、信號線與基板之間的第三電容，實現端口間的隔離度調整。與現有的通過增加屏蔽蓋的高度的方式來提升隔離度的方式相比，無需增加芯片封裝結構的尺寸，滿足芯片小型化要求。即，可以在不增加芯片封裝結構尺寸的前提下，提升芯片端口間隔離度。

4、在一個實施例中，所述確定信號線的第一長度和第一高度，以及屏蔽線的第二長度和第二高度，包括：根據所述芯片封裝結構的目標隔離度確定所述第一電容、所述第二電容和所述第三電容；根據所述第一電容、所述第二電容和所述第三電容確定所述第一長度、所述第一高度、所述第二長度和所述第二高度。

5、在上述實現過程中，通過根據目標隔離度確定相應的信號線的第一長度、第一高度，以及屏蔽線的第二長度和第二高度，可以使得鍵合后的信號線與屏蔽蓋形成的第一電容和鍵合后的信號線與基板形成的第三電容滿足需求，以及鍵合后的屏蔽線與信號線之間形成的第二電容滿足需求，進而實現芯片封裝結構的芯片端口間隔離度的提升。

6、在一個實施例中，所述根據所述第一電容、所述第二電容和所述第三電容確定所述第一長度、所述第一高度、所述第二長度和所述第二高度，包括：基于所述信號線的鍵合工藝和材料類型，根據多個預設第一長度和多個預設第一高度計算得到多個第一參考電容和多個第二參考電容；確定滿足所述第一電容范圍的所述第一參考電容和滿足所述第二電容范圍的所述第二參考電容對應的所述預設第一長度和所述預設第一高度分別為所述第一長度和所述第一高度；基于所述屏蔽線的鍵合工藝和材料類型、根據多個預設第二長度和多個預設第二高度計算得到多個第三參考電容；確定滿足所述第三電容范圍的所述第三參考電容對應的所述預設第二長度和所述預設第二高度分別為所述第二長度和所述第二高度。

7、在上述實現過程中，通過確定滿足第一電容范圍的第一參考電容和滿足第二電容范圍的第二參考電容對應的預設第一長度和預設第一高度分別為第一長度和第一高度，以及確定滿足第三電容范圍的第三參考電容對應的預設第二長度和預設第二高度分別為第二長度和第二高度，可以信號線與屏蔽蓋形成的第一電容，信號線與基板形成的第三電容，以及信號線與屏蔽線形成的第二電容滿足目標隔離度要求，進而提升該芯片封裝結構的端口間隔離度。

8、在一個實施例中，通過減小所述第一電容和/或增加所述第二電容提升所述芯片封裝結構的隔離度；其中，所述第一電容配置為通過調節所述信號線和所述屏蔽蓋的相對面積進行調節，所述第二電容配置為通過調節所述信號線和所述屏蔽線的相對面積進行調節。

9、在上述實現過程中，在對芯片進行封裝時，通過減小第一電容，可以增加增大耦合路徑上的阻抗，減小端口間的能量耦合，進而提升端口間的隔離度，避免芯片自激，提高芯片安全性和穩定性。通過或增加第二電容，可以使信號就近回地，減小向空間的輻射，進而提升端口間的隔離度，避免芯片自激，提高芯片安全性和穩定性。

10、在一個實施例中，所述按照所述第一長度和所述第一高度將所述信號線鍵合在芯片和基板上，以及按照所述第二長度和所述第二高度將所述屏蔽線鍵合在芯片和基板上，包括：按照所述第一長度和所述第一高度，并通過反打方式將所述信號線鍵合在芯片和基板上；和/或按照所述第二長度和所述第二高度，并通過反打方式將所述屏蔽線鍵合在芯片和基板上。

11、在上述實現過程中，通過采用反打方式鍵合信號線和屏蔽線，可以使得信號線和屏蔽線具有較低的弧高，減小信號線和屏蔽線的占用面積，進而減小芯片封裝結構的體積。

12、在一個實施例中，所述方法還包括：塑封所述屏蔽蓋內部。

13、在上述實現過程中，通過塑封屏蔽蓋內部，可以使得信號線和屏蔽線的焊接位置不受撞擊或波動的影響，提高信號線和屏蔽線的穩定性。

14、第二方面，本發明實施例還提供一種芯片封裝結構，包括：基板、芯片、屏蔽蓋、信號線和屏蔽線；所述芯片安裝在所述基板上；所述信號線和所述屏蔽線連接所述芯片和所述基板；所述屏蔽蓋安裝在所述基板上，且所述芯片、所述信號線和所述屏蔽線設置在所述屏蔽蓋內部；其中，所述信號線和所述屏蔽蓋之間的第一電容、所述屏蔽線和所述信號線之間的第二電容、所述信號線與所述基板之間的第三電容中的一者或多者用于調節芯片封裝結構的隔離度。

15、在上述實現過程中，通過在芯片封裝結構中增加屏蔽線，且在芯片上方設置屏蔽蓋，則可以將信號線和屏蔽蓋內腔看作平行電容器的兩個基板，將信號線與屏蔽線也看作平行電容器的兩個基板，通過調整信號線和屏蔽蓋之間的第一電容、屏蔽線和信號線之間的第二電容、信號線與基板之間的第三電容，實現端口間的隔離度調整。與現有的通過增加屏蔽蓋的高度的方式來提升隔離度的方式相比，無需增加芯片封裝結構的尺寸，滿足芯片小型化要求。即，可以在不增加芯片封裝結構尺寸的前提下，提升芯片端口間隔離度。

16、在一個實施例中，所述信號線在所述基板上的第一鍵合點和所述屏蔽線在所述基板上的第二鍵合點設置在距離所述芯片的預設范圍內；和/或所述第一鍵合點與所述第二鍵合點之間的距離設置在預設間距范圍內。

17、在上述實現過程中，通過設置信號線在基板上的第一鍵合點和屏蔽線在基板上的第二鍵合點設置在距離芯片的預設范圍內，可以減小信號線和屏蔽線的弧長，進而減少信號線和屏蔽線的占用面積，在節約信號線和屏蔽線成本的同時，減小芯片封裝結構的體積。另外，通過設置第一鍵合點和第二鍵合點之間的距離在預設間距范圍內，可以縮短信號線與屏蔽線之間的距離，進而增加第二電容，提高芯片端口間隔離度。

18、在一個實施例中，所述芯片居中設置在所述屏蔽蓋中；其中，所述芯片通過所述信號線與所述基板進行信號傳輸。

19、在上述實現過程中，由于屏蔽蓋的主要作用之一是防止外部電磁場對芯片內部電路的干擾。通過將芯片居中設置在屏蔽蓋中，可以確保芯片周圍的電磁環境相對均勻，從而降低外部電磁場對芯片內部電路的干擾程度。同時，芯片居中設置也有助于減少芯片內部電路產生的電磁輻射對外界的干擾，提高整體的電磁兼容性。

20、第三方面，本發明實施例還提供一種芯片封裝系統，包括：處理裝置、鍵合裝置和封裝裝置；所述處理裝置用于確定信號線的第一長度和第一高度，以及屏蔽線的第二長度和第二高度；所述鍵合裝置用于按照所述第一長度和所述第一高度將所述信號線鍵合在芯片和基板上，以及按照所述第二長度和所述第二高度將所述屏蔽線鍵合在芯片和基板上；所述封裝裝置用于在所述基板上封裝屏蔽蓋；其中，所述芯片、所述信號線和所述屏蔽線設置在所述屏蔽蓋中；所述信號線和所述屏蔽蓋之間的第一電容、所述屏蔽線和所述信號線之間的第二電容、所述信號線與所述基板之間的第三電容中的一者或多者用于調節芯片封裝結構的隔離度。

21、第四方面，本發明實施例還提供一種計算機可讀存儲介質，該計算機可讀存儲介質上存儲有計算機程序，該計算機程序被處理器運行時執行上述第一方面，或第一方面的任一種可能的實施方式中芯片封裝方法的步驟。

22、為使本發明的上述目的、特征和優點能更明顯易懂，下文特舉實施例，并配合所附附圖，作詳細說明如下。

23、附圖說明

24、為了更清楚地說明本發明實施例的技術方案，下面將對實施例中所需要使用的附圖作簡單地介紹，應當理解，以下附圖僅示出了本發明的某些實施例，因此不應被看作是對范圍的限定，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他相關的附圖。

25、圖1為本發明實施例提供的芯片封裝結構的結構示意圖；

26、圖2為本發明實施例提供的芯片封裝方法的流程圖；

27、圖3為本發明實施例提供的芯片封裝方法和現有芯片封裝方法的隔離度對比圖；

28、圖4為本發明實施例提供的芯片封裝系統的功能模塊示意圖。