本公開涉及半導體器件。

背景技術：

1、用于增加半導體器件的集成密度的縮放方案之一提出了一種多柵極晶體管，其中呈鰭或納米線的形狀的多溝道有源圖案(或硅體)形成在襯底上，并且柵極形成在多溝道有源圖案的表面上。

2、因為這樣的多柵極晶體管使用三維溝道，所以容易對其進行縮放。此外，可以在不增加多柵極晶體管的柵極長度的情況下提高多柵極晶體管的電流控制能力。此外，多柵極晶體管可以有效地抑制sce(短溝道效應)，其中溝道區域的電位被漏極電壓影響。

3、隨著半導體器件的節距尺寸減小，研究被需要，以減小半導體器件中接觸之間的電容，從而確保器件的電穩定性。

技術實現思路

1、本公開提供了具有改進的器件性能和可靠性的半導體器件。

2、根據本公開的一方面，提供一種半導體器件，其包括：背層間絕緣膜；設置在背層間絕緣膜內并且包括在第一方向上彼此相反的第一表面和第二表面的背布線線路；設置在背布線線路的第一表面上并且在第二方向上延伸的鰭型圖案；設置在鰭型圖案上的源極/漏極圖案，其中源極/漏極圖案的底表面連接到鰭型圖案并且面向背布線線路；以及將背布線線路和源極/漏極圖案彼此連接的背布線接觸，其中背布線接觸包括背接觸阻擋膜、背接觸插塞膜和設置在背接觸阻擋膜和背接觸插塞膜之間的背鐵電材料膜，其中背布線接觸包括面向背布線線路的第三表面，其中從背布線線路的第二表面到背布線接觸的第三表面的垂直長度小于從背布線線路的第二表面到源極/漏極圖案的底表面的垂直長度。

3、根據本公開的另一方面，提供一種半導體器件，其包括：背層間絕緣膜；設置在背層間絕緣膜內并且包括在第一方向上彼此相反的第一表面和第二表面的背布線線路；設置在背布線線路的第一表面上的第一源極/漏極圖案；以及設置在第一源極/漏極圖案和背布線線路之間、連接到第一源極/漏極圖案并且在第一方向上重疊第一源極/漏極圖案的背布線接觸，其中背布線接觸包括背接觸阻擋膜、背接觸插塞膜以及設置在背接觸阻擋膜和背接觸插塞膜之間的背鐵電材料膜。

4、根據本公開的又一方面，提供一種半導體器件，其包括：背層間絕緣膜；設置在背層間絕緣膜內并且包括在第一方向上彼此相反的第一表面和第二表面的背布線線路；設置在背布線線路的第一表面上并且在第二方向上延伸的鰭型圖案；設置在鰭型圖案上的多個片圖案；設置在鰭型圖案上、圍繞所述多個片圖案以及在第三方向上延伸的柵極電極；設置在鰭型圖案上并連接到所述多個片圖案的源極/漏極圖案，其中源極/漏極圖案設置在柵極電極的側表面上，其中源極/漏極圖案的底表面連接到鰭型圖案并面向背布線線路；以及將背布線線路和源極/漏極圖案彼此連接的背布線接觸，其中背布線接觸包括背接觸阻擋膜、背接觸插塞膜和背鐵電材料膜，背鐵電材料膜設置在背接觸阻擋膜和背接觸插塞膜之間，其中背布線接觸包括面向背布線線路的第三表面，其中從背布線線路的第二表面到背布線接觸的第三表面的垂直長度小于從背布線線路的第二表面到源極/漏極圖案的底表面的垂直長度。

技術特征：

1.一種半導體器件，包括：

2.根據權利要求1所述的半導體器件，其中所述背布線接觸設置在所述源極/漏極圖案和所述背布線線路之間，并且其中所述背布線接觸在所述第一方向上重疊所述源極/漏極圖案。

3.根據權利要求2所述的半導體器件，還包括設置在所述背布線接觸和所述鰭型圖案之間的接觸絕緣襯墊，所述接觸絕緣襯墊沿所述背布線接觸的側壁延伸。

4.根據權利要求2所述的半導體器件，還包括設置在所述背布線接觸和所述背布線線路之間的背接觸連接圖案，所述背接觸連接圖案將所述背布線接觸和所述背布線線路彼此連接。

5.根據權利要求2所述的半導體器件，其中所述鰭型圖案與所述背層間絕緣膜接觸。

6.根據權利要求2所述的半導體器件，還包括：

7.根據權利要求1所述的半導體器件，還包括設置在所述源極/漏極圖案上的前源極/漏極接觸，

8.根據權利要求7所述的半導體器件，還包括設置在所述前源極/漏極接觸和所述背布線接觸之間的前接觸連接通路，

9.根據權利要求8所述的半導體器件，其中所述前接觸連接通路包括前連接通路阻擋膜、前連接通路插塞膜和前連接鐵電材料膜，以及其中所述前連接鐵電材料膜設置在所述前連接通路阻擋膜和所述前連接通路插塞膜之間。

10.根據權利要求7所述的半導體器件，還包括設置在所述前源極/漏極接觸上并連接到所述前源極/漏極接觸的前布線線路，

11.根據權利要求1所述的半導體器件，還包括設置在所述源極/漏極圖案上的前布線線路，其中所述前布線線路包括前布線插塞膜、前布線阻擋膜和前布線鐵電材料膜，所述前布線鐵電材料膜設置在所述前布線插塞膜和所述前布線阻擋膜之間。

12.一種半導體器件，包括：

13.根據權利要求12所述的半導體器件，還包括鰭型圖案，所述鰭型圖案設置在所述背布線線路的所述第一表面上并在第二方向上延伸，

14.根據權利要求13所述的半導體器件，還包括接觸絕緣襯墊，所述接觸絕緣襯墊設置在所述背布線接觸和所述鰭型圖案之間并且沿所述背布線接觸的側壁延伸。

15.根據權利要求12所述的半導體器件，還包括設置在所述背布線接觸和所述背布線線路之間的背接觸連接圖案，所述背接觸連接圖案將所述背布線接觸和所述背布線線路彼此連接。

16.根據權利要求12所述的半導體器件，還包括設置在所述背層間絕緣膜和所述第一源極/漏極圖案之間的背插入絕緣膜，其中所述背插入絕緣膜與所述背布線接觸的側壁接觸。

17.根據權利要求12所述的半導體器件，還包括：

18.根據權利要求17所述的半導體器件，其中所述犧牲外延圖案在所述第二方向上重疊所述背布線接觸。

19.根據權利要求17所述的半導體器件，還包括前布線線路，所述前布線線路設置在所述第一源極/漏極圖案和所述第二源極/漏極圖案上并連接到所述第二源極/漏極圖案。

20.一種半導體器件，包括：

技術總結
一種半導體器件，包括背層間絕緣膜、設置在背層間絕緣膜內的背布線線路、設置在背布線線路的第一表面上的鰭型圖案、設置在鰭型圖案上的源極/漏極圖案、以及連接背布線線路和源極/漏極圖案的背布線接觸。源極/漏極圖案的底表面連接到鰭型圖案并面向背布線線路。背布線接觸包括背接觸阻擋膜、背接觸插塞膜和背鐵電材料膜。背布線接觸包括面向背布線線路的第三表面。從背布線線路的第二表面到背布線接觸的第三表面的垂直長度小于從第二表面到源極/漏極圖案的底表面的垂直長度。

技術研發人員：金基一,成石鉉,嚴命允,劉庭均
受保護的技術使用者：三星電子株式會社
技術研發日：
技術公布日：2025/4/28