專利名稱：通過n型半導體局部表面能級解釘扎優化金半接觸結構的方法
技術領域：
本發明屬于微電子技術領域，具體涉及一種通過N型硅或鍺半導體局部表面費米能級解釘扎優化金半接觸結構的方法。
背景技術：
1995年，Van Duyne研究組首次提出了納米球刻蝕技術(Nanosphere lithography)，將尺寸均勻的聚苯乙烯納米球懸濁液滴在襯底上，形成單層或雙層緊密排列的納米球層，利用該層作為掩膜，進行后續金屬淀積，可以形成規律排列的金屬顆粒，然后用丙酮超聲的方法可以很容易地去除納米球層。整個過程不需要光刻處理，因此是一種非常實用的自對準工藝方法。另外，對于單層排列的納米球，其原有尺寸可以通過后續的化等離子刻蝕方法加以控制，進一步獲得更多的掩模圖形，因而使得納米球刻蝕技術變得更加實用。用于納米球刻蝕法的納米球主要為聚苯乙烯(Polystyrene，PS)材料，而PS微球的制備技術也在迅速發展當中，比較成熟的方法有乳液聚合法、無皂乳液局核發、懸浮聚合法和分散聚合法，已可以制備出粒徑范圍在0. Ium^lOOOum的PS微球。眾所周知，對于半導體而言，其表面往往存在著相當嚴重的費米能級釘扎效應，由于費米能級釘扎位置往往距離半導體的導帶較遠，因而一般的金半接觸往往對于電子有著較高的勢壘。通過在金半接觸之間插入超薄的介質層是一種非常實用的費米能級解釘扎方法，一方面介質層的形成過程可以有效鈍化半導體表面，降低界面態濃度，另一方面介質層的阻擋作用也可以有效抑制金屬誘導能隙態的產生，這兩方面都可以有效地降低費米能級的釘扎效應。而且，超薄的介質層一般只產生較小的附加電阻，對電路性能影響較小。通過掩膜的方法對半導體襯底進行選擇性地局部解釘扎，從而實現高、低勢壘在金半接觸表面的并聯分布，是一種有效的優化金半接觸的方法。在正向偏壓下，該種金半接觸的工作電流主要經由解釘扎區域流通，因而可以保證較高的工作電流，而在反向偏壓下，釘扎區耗盡層的擴展將在解釘扎區域形成另一個較高的勢壘，從而降低該區域的漏電流。因此這種通過局部解釘扎優化的金半接觸可以獲得接近低勢壘金半接觸的工作電流，以及接近高勢壘金半接觸的漏電流。將PS微球掩膜和半導體表面能級局部解釘扎的方法相結合，既可以達到工藝自對準、節省工藝步驟的優勢，又可以獲得高工作電流、低漏電流的金半接觸。同時，由于未解釘扎區域在RIE刻蝕襯底產生的凹坑里，這對于耗盡層向低勢壘區域的擴展更有益處，從而可以獲得更低的漏電流。

發明內容
本發明的目的在于提出一種通過自對準刻蝕方法實現半導體表面局部解釘扎，進而獲得高工作電流、低漏電流的優化金半接觸結構的方法。
本發明提出的優化金半接觸結構的方法，是利用PS微球作為掩膜，利用超薄介質層實現半導體表面的局部解釘扎，得到金半接觸結構，整個工藝步驟具有自對準的特點，另外， 局部解釘扎的半導體表面可以實現高低勢壘規律分布的金半接觸，具有高工作電流、低漏電流的性能優勢。本發明提出的優化金半接觸(疊層接觸)結構的方法，具體步驟為
1、將PS微球通過超聲振蕩均勻分散于乙醇溶液中；
2、通過旋涂法在經清潔處理的半導體襯底(例如Si)表面形成緊密排列的PS微球單層
膜；
3、利用氧等離子體反應離子刻蝕(RIE)技術對PS微球進行刻蝕，使PS微球的直徑縮減，達到預期的直徑后，停止刻蝕；此時，PS微球在襯底表面已經不再是緊密排列，而是變成相互間有一定間隙的微球陣列；
4、以PS微球整列作為掩模，利用CF4+Ar等離子體RIE技術對襯底材料進行刻蝕；
5、利用PVD技術大面積淀積較低功函數的金屬作為電極；
6、通過在丙酮溶液中超聲振蕩去除襯底表面的PS微球，烘干并退火，形成穩定的金屬半導體接觸；
7、利用合適的超薄介質層生成技術在半導體表面生成具有解釘扎效果的超薄介質層， 此時金屬表面亦有超薄介質層出現；
8、利用PVD技術大面積淀積與步驟5中所述相同的低功函數金屬，不再進行退火處理。本發明方法中，步驟1采用的PS微球直徑為0. flum。本發明方法中，步驟2所述的半導體為硅、鍺等表面費米能級釘扎位置遠離導帶的半導體材料。本發明方法中，步驟4襯底刻蝕深度為0. Hum。本發明方法中，步驟5淀積的金屬可以選擇Al、Mg、％等功函數較小的金屬，金屬層厚度與刻蝕深度保持一致。本發明方法中，步驟6采用的退火溫度650--750°C，退火時間50—70s ； 本發明方法中，步驟7中制備的超薄介質層可以為半導體材料的氧化、氮化層，或
A1203、A13N4、MgO等金屬氧化、氮化層，制備方法包括表面氧化、氮化、等離子體處理、原子層淀積(ALD)、物理汽相淀積(PVD)等。本發明由于采用PS微球作為掩膜，整個工藝流程不需要光刻等步驟，具有自對準的特點，優化了工藝步驟。另外，高勢壘區位于RIE刻蝕形成的凹坑中，能夠使得反向偏壓下金半接觸高勢壘區域的耗盡層更好地擴展進入低勢壘區域，從而使得該金半接觸的漏電流更低。本發明的具體操作步驟如下
1、基于已經過清洗處理的表面清潔的N型半導體襯片(如Si片)以及直徑為0.rium 的PS微球，將PS微球在乙醇溶液中超聲振蕩30min，使其均勻分散；
2、通過旋涂法在半導體襯片表面形成緊密排列的PS微球單層膜；
3、利用氧等離子體反應離子刻蝕(RIE)技術對PS微球進行刻蝕，將PS微球的直徑進行縮減，達到預期的直徑后，停止刻蝕；
4、以PS微球陣列作為掩模，利用CF4+Ar等離子體RIE技術對襯底半導體材料(例如Si) 進行刻蝕；5、利用PVD技術大面積淀積Al、Mg、％等較低功函數的金屬，厚度與上一步中刻蝕深度
保持一致；
6、通過在丙酮溶液中超聲振蕩去除襯片表面的PS微球，烘干并退火，形成穩定的金屬半導體接觸；
7、利用ALD、PVD、表面氮化、氧化等超薄介質層生成技術在半導體表面生成具有解釘扎效果的超薄介質層，如Si3N4、Al203、Al3N4、Mg0等；
8、利用PVD技術大面積淀積與步驟5相同的低功函數金屬，不再進行退火處理。


圖1一圖7為工藝流程的示意圖(側視圖)。其中，圖7為最后工藝步驟形成的器件側視圖。圖中標號1為PS微球，2為半導體襯底，如Si、Ge襯底，3為較低功函數金屬，如 Al、Mg、Yb 等，4 為超薄介質層，如 Si3N4, Al2O3^ Ge3N4, MgO 等。
具體實施例方式下面通過具體工藝步驟來進一步描述本發明
1、基于已經過清洗處理的表面清潔的N型Si片以及直徑為0.35um的PS微球，將PS 微球在乙醇溶液中超聲振蕩30min，使其均勻分散；
2、通過旋涂法，首先850r/min旋涂10s，然后3500r/min旋涂10s，最后8000r/min旋涂30s，在半導體襯片表面形成緊密排列的PS微球單層膜，如圖1所示；
3、利用RIE技術通過0等離子體干法刻蝕對PS微球的直徑進行削減，O2流量為 20sccm，功率為100W，刻蝕時間lOmin，PS微球直徑減少0. lum，如圖2所示；
4、利用RIE技術通過CF4+Ar等離子體干法刻蝕對襯片表面進行大面積刻蝕，PS微球單層膜作為掩膜，CF4流量為30SCCm，Ar流量為kccm，功率為100W，刻蝕時間為lOmin，氣壓為4Pa，襯底刻蝕深度最大值控制在lOOnm，如圖3所示；
5、利用PVD技術大面積淀積金屬Al，厚度與上一步中刻蝕深度保持一致，真空度 10 ，淀積功率150W,淀積時間8000s。薄膜厚度IOOnm,如圖4所示；
6、通過在丙酮溶液中超聲振蕩IOmin去除襯片表面的PS微球，烘干并退火，退火溫度 700°C，退火時間60s，形成穩定的Al-Si金屬半導體接觸，如圖5所示；
7、將樣品裝載入超高真空腔內，利用直流等離子源超聲NH3等離子體，反應溫度400°C， 反應時間30s，生成約0. 7nm的Si3N4，同時金屬表面亦生成薄層AlNx，如圖6所示；
8、利用PVD技術大面積淀積金屬Al，真空度10_5Pa，淀積功率150W，淀積時間4000s，薄膜厚度50nm，如圖7所示。
權利要求
1.一種通過N型半導體局部表面費米能級解釘扎優化金半接觸結構的方法，其特征在于具體步驟為(1)將PS微球通過超聲振蕩均勻分散于乙醇溶液中；(2 )通過旋涂法在已經過清潔處理的N型半導體襯底表面形成緊密排列的PS微球單層膜；(3)利用氧等離子體反應離子刻蝕技術對PS球進行刻蝕，將PS微球的直徑進行縮減， 達到預期的直徑后，停止刻蝕；(4)以PS微球陣列作為掩模，利用CF4+Ar等離子體RIE技術對襯底材料進行刻蝕；(5)利用PVD技術大面積淀積金屬電極；(6)在丙酮溶液中超聲振蕩，去除襯底表面的PS微球，烘干并退火，形成穩定的金屬半導體接觸；(7)利用超薄介質層生成技術在半導體表面生成具有解釘扎效果的超薄介質層，此時金屬表面亦有超薄介質層出現；(8)利用PVD技術大面積淀積與步驟(5)相同的金屬電極，不再進行退火處理。
2.根據權利要求1所述的方法，其特征在于步驟(1)中所述的PS微球直徑為0.廣lum。
3.根據權利要求1所述的方法，其特征在于步驟(2)中所述的半導體為硅、鍺表面費米能級釘扎位置遠離導帶底的半導體材料。
4.根據權利要求2或3所述的方法，其特征在于步驟(4)中所述的襯底刻蝕深度為 0. 1 2um。
5.根據權利要求2或3所述的方法，其特征在于步驟(5)中所述的電極金屬選用Al、 Mg或％功函數較小的金屬，厚度與刻蝕深度保持一致。
6.根據權利要求2或3所述的方法，其特征在于步驟(6)中所述的退火溫度為 65(T750°C，退火時間 50 70s。
7.根據權利要求2或3所述的方法，其特征在于步驟(7)中所述的超薄介質層為半導體材料的氧化、氮化層，或A1203、Al3N4, MgO金屬氧化、氮化層，制備方法包括表面氧化、氮化、等離子體處理、原子層淀積或物理汽相淀積。
全文摘要
本發明屬于微電子技術領域，具體為一種通過N型半導體襯底局部表面費米能級解釘扎優化金半接觸結構的方法。本發明利用PS微球作為掩膜，將單層密布的PS微球作為模板，結合反應離子刻蝕技術，對半導體襯底進行刻蝕形成期望的圖形。進而在PS微球的掩蔽下，淀積金屬接觸電極，然后去除PS微球，經退火處理，形成局部高勢壘金半接觸。再對暴露出的半導體表面實行局部解釘扎處理，再次淀積同一種金屬電極材料形成低勢壘金半接觸，從而最終在同一塊半導體襯底上實現高低勢壘在金半接觸界面上的規律分布，因而提高正向工作電流、降低反向漏電流。本發明通PS球自對準刻蝕技術與局部解釘扎技術的結合，達到了良好的金半接觸結構優化效果。
文檔編號H01L21/04GK102543690SQ20121000432
公開日2012年7月4日 申請日期2012年1月9日 優先權日2012年1月9日
發明者于浩, 屈新萍, 張衛, 李炳宗, 茹國平, 蔣玉龍 申請人:復旦大學