本發明涉及半導體集成電路制備方法，特別是涉及一種半導體器件及其制備方法。

背景技術：

1、隨著半導體器件的特征尺寸(cd，critical?dimension)變得越來越小，半導體芯片的集成度越來越高，在單位面積上需要形成的器件數量和類型也越來越多，從而對半導體工藝的要求也越來越高。如何合理安排各種不同器件的位置、以及利用各器件制造的共同點來節約半導體工藝步驟和材料成為現在研究的熱點。

2、電阻是數字和模擬cmos集成電路的一個重要組成部分，其主要作用是限流和分壓。電阻可以分為有源電阻和無源電阻，其中有源電阻通常是利用晶體管在特定工作區域所表現出來的電阻特性，而無源電阻通常是通過摻雜形成的，如多晶硅電阻、擴散區電阻等。由于無源電阻不受電流電壓影響、性能穩定，因此在大部分集成電路設計中都使用無源電阻。

3、在半導體芯片電路設計中，會大量使用多晶硅電阻，多晶硅電阻一般通過對多晶硅進行離子摻雜來制備。常用n+摻雜多晶硅電阻和p+摻雜多晶硅電阻即是通過n型離子和p型離子的注入，并經退火后擴散而形成的。目前常用的電阻率約為1000ohm/sq—2000ohm/sq。在制備具有較高電阻率的多晶硅電阻時，現有技術中通常需要額外使用一張光罩以及額外執行一次離子注入工藝，以獲得預設阻值的無源多晶硅電阻。但該方法需要額外增加一張光罩以及一道離子注入工藝，增加制備成本且降低工藝效率。

技術實現思路

1、鑒于以上所述現有技術的缺點，本發明的目的在于提供一種半導體器件及其制備方法，用于解決現有技術中制備多晶半導體電阻需要額外增加一張光罩以及一道離子注入工藝，增加制備成本且降低工藝效率的問題。

2、為實現上述目的及其他相關目的，本發明提供一種半導體器件的制備方法，所述制備方法包括：

3、提供半導體襯底，所述半導體襯底具有電阻區及用于形成nmos管和pmos管的兩種有源區；

4、于所述半導體襯底上形成多晶半導體層；

5、對至少一種所述有源區與所述電阻區對應的所述多晶半導體層同時進行離子注入工藝；

6、刻蝕所述多晶半導體層，以在兩種所述有源區分別形成多晶半導體柵，在所述電阻區形成多晶半導體電阻。

7、可選地，還包括：于所述多晶半導體柵兩側及所述多晶半導體電阻兩側形成側墻的步驟；于所述多晶半導體柵兩側的所述半導體襯底中形成源極及漏極的步驟。

8、可選地，所述電阻區所在的半導體襯底中設置有絕緣隔離結構。

9、可選地，執行完所述離子注入工藝后還包括對所述多晶半導體層進行退火工藝的步驟。

10、可選地，所述離子注入工藝注入的離子為p型離子或n型離子。

11、進一步地，所述p型離子的離子注入劑量為1e14～1e15，包括端點值；所述n型離子的離子注入劑量為1e14～1e15，包括端點值。

12、可選地，所述多晶半導體層的材料為多晶硅、多晶砷化鎵、多晶鍺及多晶鍺硅中的一種。

13、可選地，于所述半導體襯底上形成所述多晶半導體層之前還包括于所述半導體襯底上形成柵介質層的步驟；刻蝕所述多晶半導體層時還包括至少刻蝕除所述多晶半導體柵所在區域之外的所述有源區對應的所述柵介質層的步驟。

14、可選地，當對一種所述有源區與所述電阻區對應的所述多晶半導體層同時進行離子注入工藝時，其工藝步驟包括：

15、于所述多晶半導體層上涂覆第一光刻膠層，并對所述第一光刻膠層圖形化，形成圖形化的第一光刻膠層，該圖形化的第一光刻膠層裸露出需要進行離子注入工藝的一種所述有源區及所述電阻區對應的所述多晶半導體層；

16、基于所述圖形化的第一光刻膠層對所述多晶半導體層進行離子注入工藝；

17、去除所述圖形化的第一光刻膠層；

18、當對兩種所述有源區與所述電阻區對應的所述多晶半導體層同時進行離子注入工藝時，其工藝步驟包括：

19、于所述多晶半導體層上涂覆第二光刻膠層，并對所述第二光刻膠層圖形化，形成圖形化的第二光刻膠層，該圖形化的第二光刻膠層裸露出一個所述有源區及所述電阻區對應的所述多晶半導體層；

20、基于所述圖形化的第二光刻膠層對所述多晶半導體層進行第一次離子注入工藝；

21、去除所述圖形化的第二光刻膠層；

22、于所述多晶半導體層上涂覆第三光刻膠層，并對所述第三光刻膠層圖形化，形成圖形化的第三光刻膠層，該圖形化的第三光刻膠層裸露出另一個所述有源區及所述電阻區對應的所述多晶半導體層；

23、基于所述圖形化的第三光刻膠層對所述多晶半導體層進行與所述第一次離子注入工藝摻雜類型相反的第二次離子注入工藝；

24、去除所述圖形化的第三光刻膠層。

25、本發明還提供一種半導體器件，采用如上任意一項所述的半導體器件的制備方法制備得到。

26、如上所述，本發明的半導體器件及其制備方法，通過對有源區及電阻區上對應的多晶半導體層同時進行離子注入工藝，同時獲得有源區所需的多晶半導體柵極結構和電阻區所需的多晶半導體電阻結構，從而減少了在電阻區形成多晶半導體電阻結構需要額外增加的一道離子注入工藝過程。對于離子注入工藝，一般需要采用光刻膠對不需要進行離子注入的區域進行阻擋，所以采用本實施例的制備方法，可減少一張光罩(mask)、減少一道光刻工藝過程以及減少一道離子注入工藝過程，有效降低制備成本以及提高生產效率。

技術特征：

1.一種半導體器件的制備方法，其特征在于，所述制備方法包括：

2.根據權利要求1所述的半導體器件的制備方法，其特征在于，還包括：于所述多晶半導體柵兩側及所述多晶半導體電阻兩側形成側墻的步驟；于所述多晶半導體柵兩側的所述半導體襯底中形成源極及漏極的步驟。

3.根據權利要求1所述的半導體器件的制備方法，其特征在于：所述電阻區所在的半導體襯底中設置有絕緣隔離結構。

4.根據權利要求1所述的半導體器件的制備方法，其特征在于：執行完所述離子注入工藝后還包括對所述多晶半導體層進行退火工藝的步驟。

5.根據權利要求1所述的半導體器件的制備方法，其特征在于：所述離子注入工藝注入的離子為p型離子或n型離子。

6.根據權利要求5所述的半導體器件的制備方法，其特征在于：所述p型離子的離子注入劑量為1e14～1e15，包括端點值；所述n型離子的離子注入劑量為1e14～1e15，包括端點值。

7.根據權利要求1所述的半導體器件的制備方法，其特征在于：所述多晶半導體層的材料為多晶硅、多晶砷化鎵、多晶鍺及多晶鍺硅中的一種。

8.根據權利要求1所述的半導體器件的制備方法，其特征在于：于所述半導體襯底上形成所述多晶半導體層之前還包括于所述半導體襯底上形成柵介質層的步驟；刻蝕所述多晶半導體層時還包括至少刻蝕除所述多晶半導體柵所在區域之外的所述有源區對應的所述柵介質層的步驟。

9.根據權利要求1所述的半導體器件的制備方法，其特征在于，當對一種所述有源區與所述電阻區對應的所述多晶半導體層同時進行離子注入工藝時，其工藝步驟包括：

10.一種半導體器件，其特征在于：采用如權利要求1～9中任意一項所述的半導體器件的制備方法制備得到。

技術總結
本發明提供一種半導體器件及其制備方法，通過對有源區及電阻區上對應的多晶半導體層同時進行離子注入工藝，同時獲得有源區所需的多晶半導體柵極結構和電阻區所需的多晶半導體電阻結構，從而減少了在電阻區形成多晶半導體電阻結構需要額外增加的一道離子注入工藝過程。對于離子注入工藝，一般需要采用光刻膠對不需要進行離子注入的區域進行阻擋，所以采用本實施例的制備方法，可減少一張光罩(Mask)、減少一道光刻工藝過程以及減少一道離子注入工藝過程，有效降低制備成本以及提高生產效率。

技術研發人員：請求不公布姓名
受保護的技術使用者：青島澳柯瑪云聯信息技術有限公司
技術研發日：
技術公布日：2025/4/28