專利名稱：包括上電復位電路的半導體裝置的制作方法
技術領域：
本發明涉及半導體裝置，且更具體地涉及包括上電復位電路的半導體裝置。
背景技術：
為能夠可靠地操作多功能裝置的電路，諸如大規模集成(LSI)裝置和功率半導體裝置，需要設定電路的初始條件。上電復位(POR)電路可能用于設定多功能裝置的電路的初始條件。更具體地，在隨著供給芯片的功率上升而內部電壓增加期間，POR電路檢測電源的具體電勢且產生脈沖信號(后文中，稱為“P0R”信號)。POR電路可以被應用于需要被初始化的電路塊，諸如鎖存器、觸發器和寄存器，使得存儲在電路塊中的數據能夠被復位。無論外部噪聲引起的電勢的波動如何，理想的POR信號在功率斜坡式上升的穩定模式工作期間應是穩定的。

發明內容
本發明提供一種包括上電復位(POR)電路的半導體裝置，該半導體裝置即使在穩定模式工作期間由噪聲引起電源電勢差波動，也可以穩定地工作。根據本發明的一方面，提供一種半導體裝置，包括驅動電壓發生器，所述驅動電壓發生器被配置成產生第一電壓，所述第一電壓以第一斜率上升且隨后以大于所述第一斜率的第二斜率上升；和第一上電復位(POR)信號發生器，所述第一 POR信號發生器被配置成接收所述第一電壓，且產生具有第一上升時間的第一 POR信號。所述裝置還可以包括存儲單元，所述存儲單元被配置成存儲數據，且通過接收所述第一 POR信號將存儲的數據初始化。第一 POR信號發生器可以包括非對稱反相器，所述非對稱反相器被配置成接收所述第一電壓，將所述第一電壓反相，且產生輸出信號，所述輸出信號隨著所述第一電壓的上升而急劇地降低。所述驅動電壓發生器可以包括β乘法器。所述驅動電壓發生器還可以配置成接收以第三斜率上升的供電電壓，且產生所述第一電壓。所述第一電壓上升的第一斜率可以小于所述第三斜率，且所述第一電壓上升的第二斜率可以大于所述第三斜率。所述裝置還可以包括分壓器，所述分壓器連接在第一供電電源和第二供電電源之間，且配置成自所述分壓器的輸出端提供第二電壓；電容單元，所述電容單元連接在所述分壓器的輸出端和所述第二供電電源之間；和第二POR信號發生器，所述第二POR信號發生器連接到所述分壓器的輸出端，且配置成接收所述第二電壓并產生具有第二上升時間的第二 POR信號。所述第一上升時間可以長于所述第二上升時間。所述裝置還可以包括存儲單元，所述存儲單元配置成存儲數據，且通過接收所述第一 POR信號或所述第二 POR信號將存儲的數據初始化。所述裝置還可以包括分壓器，所述分壓器連接在第一供電電源和第二供電電源之間，且配置成自所述分壓器的輸出端提供第二電壓；基準電壓發生器，所述基準電壓發生器配置成產生基準電壓；和比較器，所述比較器配置成將所述分壓器的輸出端的所述第二電壓與所述基準電壓比較，且產生具有第三上升時間的第三POR信號。所述第一上升時間可以小于所述第三上升時間。所述裝置還可以包括存儲單元，所述存儲單元配置成存儲數據，且通過接收所述第一 POR信號或所述第三POR信號初始化存儲的數據。所述裝置還可以包括第二 POR信號發生器，所述第二 POR信號發生器被配置成產生具有第二上升時間的第二POR信號；和欠壓鎖定(UVLO)模塊，所述欠壓鎖定(UVLO)模塊配置成產生具有第三上升時間的第三POR信號。所述第一上升時間可以大于所述第二上升時間，且小于所述第三上升時間。所述裝置還可以包括存儲單元，所述存儲單元配置成存儲數據，且通過接收第一到第三POR信號中的至少一個將存儲的數據初始化。所述裝置還可以包括分壓器，所述分壓器連接在第一供電電源和第二供電電源之間。所述第二 POR信號發生器和所述UVLO模塊可以接收來自分壓器的電壓，且分別產生所述第二 POR信號和所述第三POR信號。所述UVLO模塊可以包括分壓器，所述分壓器連接在第一供電電源和第二供電電源之間，且配置成自所述分壓器的輸出端提供第二電壓；基準電壓發生器，所述基準電壓發生器配置成產生基準電壓；和比較器，所述比較器配置成將所述分壓器的輸出端的所述第二電壓與所述基準電壓比較，且產生具有第三上升時間的第三POR信號。所述裝置還可以包括電容單元，所述電容單元連接在所述分壓器的輸出端和所述第二供電電源之間；且所述第二 POR信號發生器可以連接到所述分壓器的輸出端，且配置成接收所述第二電壓并產生具有第二上升時間的第二 POR信號。所述第一上升時間可以長于所述第二上升時間，且短于所述第三上升時間。所述裝置還可以包括分壓器，所述分壓器連接在第一供電電源和第二供電電源之間，且配置成自所述分壓器的輸出端提供第二電壓；電容單元，所述電容單元連接在所述分壓器的輸出端和所述第二供電電源之間；第二 POR信號發生器，所述第二 POR信號發生器連接到所述分壓器的輸出端，且配置成接收所述第二電壓并產生具有第二上升時間的第二 POR信號；基準電壓發生器，所述基準電壓發生器配置成產生基準電壓；和比較器，所述比較器配置成將所述分壓器的輸出端的第二電壓與所述基準電壓比較，且產生具有第三上升時間的第三POR信號。所述第一上升時間可以長于所述第二上升時間，且短于所述第三上升時間。根據本發明的另一方面，提供一種半導體裝置，包括驅動電壓發生器，所述驅動電壓發生器配置成產生第一電壓，所述第一電壓以第一斜率上升且隨后以大于所述第一斜率的第二斜率上升；第一上電復位(POR)信號發生器，所述第一 POR信號發生器配置成接收所述第一電壓，且產生具有第一上升時間的第一 POR信號；分壓器，所述分壓器連接在第 一供電電源和第二供電電源之間，且配置成自所述分壓器的輸出端提供第二電壓；電容單 元，所述電容單元連接在所述分壓器的輸出端和所述第二供電電源之間；第二 P0R信號發 生器，所述第二 P0R信號發生器連接到所述分壓器的輸出端，且配置成接收所述第二電壓 并產生具有第二上升時間的第二 P0R信號；基準電壓發生器，所述基準電壓發生器配置成 產生基準電壓；比較器，所述比較器配置成將所述分壓器的輸出端的第二電壓與所述基準 電壓比較，且產生具有第三上升時間的第三P0R信號；和存儲單元，所述存儲單元配置成存 儲數據，接收第一到第三P0R信號中的至少一個，且將存儲的數據初始化。所述第一上升時 間長于所述第二上升時間，且短于所述第三上升時間。根據本發明的另一方面，提供一種半導體裝置，包括分壓器，所述分壓器連接在 第一供電電源和第二供電電源之間，且配置成通過所述分壓器的輸出端提供第一電壓；電 容單元，所述電容單元連接在所述分壓器的輸出端和所述第二供電電源之間；上電復位 (P0R)信號發生器，所述P0R信號發生器連接到所述分壓器的輸出端，且配置成接收所述第 一電壓并產生具有第一上升時間的第一 P0R信號；基準電壓發生器，所述基準電壓發生器 配置成產生基準電壓；和比較器，所述比較器配置成將所述分壓器的輸出端的第一電壓與 所述基準電壓比較，且產生具有第二上升時間的第二 P0R信號。所述第一上升時間短于所 述第二上升時間。


自如下結合附圖的詳細描述中，將更清楚地理解本發明的示例實施方式，其中圖1是根據本發明的示例實施方式的包括上電復位(P0R)電路的半導體裝置的電 路圖；圖2示出在圖1的半導體裝置的存儲單元中存儲的數據的初始化；圖3是根據本發明的另一示例實施方式的半導體裝置的電路圖；圖4是示出隨著圖3的半導體裝置的供電電壓上升，各節點的輸出電壓的波動的 曲線圖；圖5是根據本發明的另一示例實施方式的半導體裝置的電路圖；圖6是示出隨著圖4的半導體裝置的供電電壓上升，各節點的輸出電壓波動的曲 線圖；圖7是根據本發明的另一示例實施方式的半導體裝置的電路圖；圖8是根據本發明的另一示例實施方式的半導體裝置的電路圖；圖9是根據本發明的另一示例實施方式的半導體裝置的電路圖；圖10到圖12是當具有寬范圍的上升時間的供電電壓被施加到圖9的半導體裝置 時產生的第一到第三P0R信號的曲線圖；圖13是圖9的半導體裝置的比較器的電路圖；圖14是示出隨著圖9的半導體裝置的第一供電電源上升，比較器的各節點的輸出 電壓的波動的曲線圖；圖15是0乘法器的電路圖，該P乘法器是包括在圖9的半導體裝置的驅動電壓 發生器中的電流源的示例；
圖16是示出隨著圖15的β乘法器的第一供電電源的上升，各節點的輸出電壓的波動的曲線圖；圖17示出第二電路發生器的反相器電路結構；圖18是反相器電路結構的小信號等效電路的電路圖；以及圖19和圖20是示出根據本發明的示例實施方式的半導體裝置的測量結果的曲線圖。
具體實施例方式后文將參照示出本發明的示例實施方式的附圖更全面地描述本發明。然而，本發明可以表現為不同形式，且不應被解釋為限制于這里所列的實施方式。相反，提供的這些實施方式使得此公開徹底和完整且全面地將本發明的范圍傳達給本領域技術人員。這里使用的術語僅用于描述具體實施方式
，且并不用來限制本發明。如這里所使用的，單數形式“一”、“一個”和“該”也包括復數形式，除非上下文清楚地另有說明。還將理解，術語“包括”和/或“包含”當在此說明書中使用時，指定存在所述的特征、整數、步驟、 操作、元件和/或組件，但不排除存在或添加一個或多個其它特征、整數、步驟、操作、元件、 組件和/或其組合。如這里所使用的，術語“和/或”包括所列出的相關項的一個或多個的任意組合或所有組合。將理解，盡管本文可以使用術語第一、第二等以描述不同的元件、組件、區域、層和 /或部分，這些元件、組件、區域、層和/或部分不應由這些術語限定。這些術語僅用來將一個元件、組件、區域、層或部分與另一個區域、層或部分區分開。因此，下文討論的第一元件、 組件、區域、層或部分能夠被稱為第二元件、組件、區域、層或部分，而不脫離本發明構思的教導。后文將參照附圖更全面地描述本發明的構思，附圖中示出本發明的示例實施方式。這里將參照截面圖描述本發明的實施方式，截面圖是本發明的理想化的實施方式的示例圖。因此，可以預期由于例如制造技術和/或誤差的不同導致的示圖的形狀的變型。 因此，本發明的實施方式不應被解釋為限制于本文示出的區域的具體形狀，而應包括例如由制造導致的形狀的偏差。圖I是根據本發明的示例實施方式的包括上電復位(POR)電路的半導體裝置50 的電路圖。參照圖1，半導體裝置50可以包括POR信號發生器10、欠壓鎖定(UVLO)模塊20 和存儲單元30，該半導體裝置50可以用于半橋高壓柵極驅動器。存儲單元30可以限定為配置成存儲數據的功能塊。例如，存儲單元30可以包括鎖存器、觸發器和寄存器。盡管圖I示出RRS鎖存器作為存儲單元30，但本發明不限于此。作為存儲單元30的示例的RRS鎖存器，可以是具有兩個復位端(即第一復位端 Ra和第二復位端Rb)和單個的置位端S的鎖存電路。因此，RRS鎖存器除包括基本置位端 S和第一復位端Ra外,還可以包括第二復位端Rb。例如，當高電平狀態電壓(high-state voltage)被施加到RRS鎖存器的置位端S時，RRS鎖存器可以被配置成將高電平狀態電壓存儲為數據。盡管存儲在RRS鎖存器中的數據隨著時間而持續地保持，但當高電平狀態電壓施加到RRS鎖存器的第一復位端Ra或第二復位端Rb時，RRS鎖存器可以被配置成將存儲在其內的數據初始化。
在此情況下，存儲單元30可以被配置成接收第一或第二 POR信號，且初始化存儲的數據。為此，存儲單元30的第二復位端Rb可以連接到POR信號發生器10的輸出端以及 UVLO模塊20。具體地，POR信號發生器10的輸出端和UVLO模塊20可以通過或門25連接到存儲單元30的第二復位端Rb，使得即使POR信號發生器10的第一 POR信號以及UVLO模塊20的第二 POR信號中僅一個被施加到存儲單元30，存數單元30中存儲的數據也能夠被復位。圖2示出圖I的半導體裝置50的存儲單元30內存儲的數據的初始化。后文中， 將省略存儲單元30的重復描述。參照圖I和圖2，作為存儲單元30的示例的RRS鎖存器可以連接在第一供電電源 VB和第二供電電源VS之間。第一 POR信號和第二 POR信號之一可以經過或門(參考圖I 的25)且被施加到RRS鎖存器的第二復位端Rb。響應于施加的信號，連接到第二復位端Rb 的NMOS器件31可以被使能，且因此，可以在輸出端Q和第二供電電源VS之間形成電流通路。因此，在RRS鎖存器的輸出端Q存儲為高電平電壓類型的數據可以被該電流通路初始化。如上所述，當分別由POR發生器10和UVLO模塊20產生的第一 POR信號和第二 POR信號被施加到諸如RRS鎖存器的存儲單元30時，在存儲單元30中存儲的數據可以被初始化。同時，當半導體裝置50的驅動電源導通(即，當第一供電電源VB的電勢自O逐漸增加時)時，數據需要被初始化。因此，POR信號應該在預定量時間內產生，例如，隨著第一供電電源VB的上升產生。圖3是根據本發明的另一示例實施方式的半導體裝置IOOa的電路圖，且圖4是示出隨著圖3的半導體裝置IOOa的供電電壓的上升，各節點的輸出電壓的波動的曲線圖。參照圖3，半導體裝置IOOa可以包括驅動電壓發生器110和第一 POR信號發生器 120。驅動電壓發生器110可以被配置成產生第一電壓Vl，該第一電壓可以以第一斜率上升，且隨后以大于第一斜率的第二斜率上升。為產生第一電壓VI，驅動電壓發生器110可以包括β乘法器。下面將參照圖15和圖16，更詳細地描述β乘法器的結構和操作。具體地，驅動電壓發生器110可以接收供電電壓VBS，且產生第一電壓Vl，供電電壓VBS對應于第一供電電源VB和第二供電電源VS之間的電勢差且可以以第三斜率上升。 在此情況下，由驅動電壓發生器110產生的第一電壓Vl的斜率可以小于第三斜率，，且第一電壓Vl的第二斜率可以大于第三斜率。第一 POR信號發生器120可以被配置成接收第一電壓VI，且產生第一 POR信號 PORl，該第一 POR信號PORl具有第一上升時間。為此，第一 POR信號發生器120可以包括反相器，該反相器配置成將第一電壓Vl反相，且產生輸出信號。具體地，反相器可以是非對稱反相器。在此情況下，非對稱反相器可以被配置成產生輸出信號，該輸出信號可以隨著第一電壓Vl的上升而急劇下降。更具體地，非對稱反相器可以包括NMOS器件121和PMOS器件122。具體地，PMOS 器件122的溝道寬度與溝道長度的比率可以遠大于NMOS器件121的溝道寬度與溝道長度的比率。例如，如圖3所示，當PMOS器件122的溝道長度以及溝道寬度分別是約20 μ m以及4μπι時，PMOS器件122的溝道寬度與溝道長度的比率可以是O. 2。同時，當NMOS器件 121的溝道長度以及溝道寬度分別是約4μπι以及50 μ m時，NMOS器件121的溝道寬度與溝道長度的比率可以是12. 5。在此情況下，PMOS器件122的溝道寬度與溝道長度的比率可以具有約O. 2的小值。 因此，參照圖4，當施加到PMOS器件122的柵極端的第一電壓Vl增加時，PMOS器件122可以導通，使得PMOS器件122的輸出端的電壓可以緩慢增加。相反，NMOS器件121的溝道寬度與溝道長度的比率可以具有約12. 5的高值。因此，參照圖4，隨著施加到NMOS器件121 的柵極端的第一電壓Vl增加，當NMOS器件121導通時，NMOS器件121的輸出端的電壓可以急劇降低。結果，隨著第一供電電源VB和第二供電電源VS之間的供電電壓VBS增加，驅動電壓發生器110可以產生第一電壓VI，該第一電壓Vl可以以第一斜率上升，且隨后以大于第一斜率的第二斜率上升。隨后，第一電壓可以被施加到非對稱反相器的輸入端，且自非對稱反相器的輸出端可以產生具有第一上升時間的第一 POR信號P0R1。更具體地，當第一電壓 Vl以第一斜率上升時第一 POR信號PORl可以上升，且當第一電壓Vl以第二斜率上升時，第
一POR信號PORl可以截止。盡管圖3中未示出，但如圖I所示，半導體裝置IOOa還可以包括配置成存儲數據的存儲單元30。施加到存儲單元30的第一 POR信號PORl可以初始化存儲單元30中存儲的數據。圖5是根據本發明的另一示例實施方式的半導體裝置IOOa的電路圖，且圖6是示出隨著圖4的半導體裝置IOOb的供電電壓的上升，各節點的輸出電壓的波動的曲線圖。根據本示例實施方式的半導體裝置IOOb可以是圖3和圖4的半導體裝置IOOa的變型示例。 后文中，將省略重復的描述。參照圖5，半導體裝置IOOb可以包括分壓器130、電容單元140和第二 POR信號發生器150。分壓器130可以連接在第一供電電源VB和第二供電電源VS之間，且具有輸出第二電壓V2的輸出端。例如，分壓器130可以包括多個電阻器，且分壓器130的輸出端的第二電壓V2可以根據分壓器130的電阻器的阻值而變化。電容單元140(諸如電容單元)可以連接在分壓器130的輸出端和第二供電電源 VS之間。由于電容單元140，分壓器130的輸出端的第二電壓V2的時間常量可以以等式I 定義
權利要求
1.一種半導體裝置，包括驅動電壓發生器，所述驅動電壓發生器被配置成產生第一電壓，所述第一電壓以第一斜率上升且隨后以大于所述第一斜率的第二斜率上升；和第一上電復位POR信號發生器，所述第一上電復位POR信號發生器被配置成接收所述第一電壓，且產生具有第一上升時間的第一上電復位POR信號。
2.如權利要求I所述的半導體裝置，其中，所述半導體裝置還包括存儲單元，所述存儲單元被配置成存儲數據，且通過接收所述第一上電復位POR信號而將存儲的數據初始化。
3.如權利要求I所述的半導體裝置，其中，所述第一上電復位POR信號發生器包括非對稱反相器，所述非對稱反相器被配置成接收所述第一電壓，將所述第一電壓反相，且產生輸出信號，所述輸出信號隨著所述第一電壓的上升而急劇降低。
4.如權利要去I所述的半導體裝置，其中，所述驅動電壓發生器包括β乘法器。
5.如權利要求I所述的半導體裝置，其中，所述驅動電壓發生器還被配置成接收以第三斜率上升的供電電壓，且產生所述第一電壓，其中，所述第一電壓上升的第一斜率小于所述第三斜率，且所述第一電壓上升的第二斜率大于所述第三斜率。
6.如權利要求I所述的半導體裝置，其中，所述半導體裝置還包括分壓器，所述分壓器連接在第一供電電源和第二供電電源之間，且配置成自所述分壓器的輸出端提供第二電壓；電容單元，所述電容單元連接在所述分壓器的所述輸出端和所述第二供電電源之間；和第二 POR信號發生器，所述第二 POR信號發生器連接到所述分壓器的所述輸出端，且配置成接收所述第二電壓并產生具有第二上升時間的第二 POR信號，其中，所述第一上升時間長于所述第二上升時間。
7.如權利要求6所述的半導體裝置，其中，所述半導體裝置還包括存儲單元，所述存儲單元配置成存儲數據，且通過接收所述第一上電復位POR信號或所述第二 POR信號而將存儲的數據初始化。
8.如權利要求I所述的半導體裝置，其中，所述半導體裝置還包括分壓器，所述分壓器連接在第一供電電源和第二供電電源之間，且配置成自所述分壓器的輸出端提供第二電壓；基準電壓發生器，所述基準電壓發生器配置成產生基準電壓；和比較器，所述比較器配置成將所述分壓器的所述輸出端的所述第二電壓與所述基準電壓比較，且產生具有第三上升時間的第三POR信號，其中，所述第一上升時間小于所述第三上升時間。
9.如權利要求8所述的半導體裝置，其中，所述半導體裝置還包括存儲單元，所述存儲單元配置成存儲數據，且通過接收所述第一上電復位POR信號或所述第三POR信號而初始化存儲的數據。
10.如權利要求I所述的半導體裝置，其中，所述半導體裝置還包括第二 POR信號發生器，所述第二 POR信號發生器被配置成產生具有第二上升時間的第二 POR信號；和欠壓鎖定UVLO模塊，所述欠壓鎖定UVLO模塊配置成產生具有第三上升時間的第三POR信號。
11.如權利要求10所述的半導體裝置，其中，所述第一上升時間大于所述第二上升時間，且小于所述第三上升時間。
12.如權利要求10所述的半導體裝置，其中，所述半導體裝置還包括存儲單元，所述存儲單元配置成存儲數據，且通過接收所述第一 POR信號到所述第三POR信號中的至少一個而將存儲的數據初始化。
13.如權利要求10所述的半導體裝置，其中，所述半導體裝置還包括分壓器，所述分壓器連接在第一供電電源和第二供電電源之間，其中，所述第二 POR信號發生器和所述UVLO模塊接收來自所述分壓器的電壓，且分別產生所述第二 POR信號和所述第三POR信號。
14.如權利要求10所述的半導體裝置，其中，所述UVLO模塊包括分壓器，所述分壓器連接在第一供電電源和第二供電電源之間，且配置成自所述分壓器的輸出端提供第二電壓；基準電壓發生器，所述基準電壓發生器配置成產生基準電壓；和比較器，所述比較器配置成將所述分壓器的輸出端的所述第二電壓與所述基準電壓比較，且產生具有第三上升時間的第三POR信號。
15.如權利要求14所述的半導體裝置，其中，所述半導體裝置還包括電容單元，所述電容單元連接在所述分壓器的所述輸出端和所述第二供電電源之間，其中，所述第二 POR信號發生器連接到所述分壓器的所述輸出端，且配置成接收所述第二電壓并產生具有第二上升時間的第二 POR信號。
16.如權利要求15所述的半導體裝置，其中，所述第一上升時間長于所述第二上升時間，且短于所述第三上升時間。
17.如權利要求10所述的半導體裝置，其中，所述半導體裝置還包括分壓器，所述分壓器連接在第一供電電源和第二供電電源之間，且配置成自所述分壓器的輸出端提供第二電壓；電容單元，所述電容單元連接在所述分壓器的所述輸出端和所述第二供電電源之間； 第二 POR信號發生器，所述第二 POR信號發生器連接到所述分壓器的所述輸出端，且配置成接收所述第二電壓并產生具有所述第二上升時間的第二 POR信號；基準電壓發生器，所述基準電壓發生器配置成產生基準電壓；和比較器，所述比較器配置成將所述分壓器的所述輸出端的所述第二電壓與所述基準電壓比較，且產生具有第三上升時間的第三POR信號。
18.如權利要求17所述的半導體裝置，其中，所述第一上升時間長于所述第二上升時間，且短于所述第三上升時間。
19.一種半導體裝置，包括驅動電壓發生器，所述驅動電壓發生器配置成產生第一電壓，所述第一電壓以第一斜率上升且隨后以大于所述第一斜率的第二斜率上升；第一上電復位POR信號發生器，所述第一上電復位POR信號發生器配置成接收所述第一電壓，且產生具有第一上升時間的第一 POR信號；分壓器，所述分壓器連接在第一供電電源和第二供電電源之間，且配置成自所述分壓器的輸出端提供第二電壓；電容單元，所述電容單元連接在所述分壓器的所述輸出端和所述第二供電電源之間； 第二POR信號發生器，所述第二 POR信號發生器連接到所述分壓器的所述輸出端，且配置成接收所述第二電壓并產生具有第二上升時間的第二 POR信號；基準電壓發生器，所述基準電壓發生器配置成產生基準電壓；比較器，所述比較器配置成將所述分壓器的所述輸出端的所述第二電壓與所述基準電壓比較，且產生具有第三上升時間的第三POR信號；和存儲單元，所述存儲單元配置成存儲數據，接收所述第一 POR信號到所述第三POR信號中的至少一個，且將存儲的數據初始化，其中，所述第一上升時間長于所述第二上升時間，且短于所述第三上升時間。
20.—種半導體裝置，包括分壓器，所述分壓器連接在第一供電電源和第二供電電源之間，且配置成通過所述分壓器的輸出端提供第一電壓；電容單元，所述電容單元連接在所述分壓器的所述輸出端和所述第二供電電源之間； 上電復位POR信號發生器，所述上電復位POR信號發生器連接到所述分壓器的所述輸出端，且配置成接收所述第一電壓并產生具有第一上升時間的第一 POR信號；基準電壓發生器，所述基準電壓發生器配置成產生基準電壓；和比較器，所述比較器配置成將所述分壓器的所述輸出端的所述第一電壓與所述基準電壓比較，且產生具有第二上升時間的第二 POR信號，其中，所述第一上升時間短于所述第二上升時間。
全文摘要
一種包括上電復位電路的半導體裝置。所述半導體裝置包括驅動電壓發生器，所述驅動電壓發生器配置成產生第一電壓，所述第一電壓以第一斜率上升且隨后以大于所述第一斜率的第二斜率上升；和第一POR信號發生器，所述第一POR信號發生器配置成接收所述第一電壓且產生具有第一上升時間的第一POR信號。
文檔編號H03K17/22GK102594311SQ20121000815
公開日2012年7月18日 申請日期2012年1月10日 優先權日2011年1月11日
發明者吳元熙, 李重鎬, 李鐘茂, 裴賢秀 申請人:快捷韓國半導體有限公司