本發明屬于電源軌電路靜電放電保護，涉及一種應用于電源軌電路的復合管觸發scr靜電防護器件。

背景技術：

1、在現代電子設備中，隨著電路復雜性和集成度的不斷提高，電源軌電路的穩定性和可靠性已成為電子系統設計中的關鍵考量因素。特別是在高頻、高集成度的電路中，任何微小的擾動都可能對電路性能產生顯著影響，甚至導致電路損壞。其中，靜電放電（electrostatic?discharge，esd）問題是影響電路性能和長期可靠性的重要因素之一。

2、靜電放電可能來源于外部環境，也可能來源于內部電路中的電荷積累。在電源軌電路中，若未能對esd進行有效防護，靜電電荷的積累可能引發電路內部的高壓放電，從而導致電路元件損壞，影響設備的正常運行。

3、目前，電源軌電路之間的靜電防護主要依賴于n型絕緣柵型場效應晶體管（n-channel?metal-oxide-semiconductor?field-effect?transistor，nmosfet）作為防護器件。這種器件通過其柵極連接靜電信號檢測電路，漏極連接高電位，源極連接低電位，從而在檢測到靜電信號時觸發導通，將靜電電荷泄放完畢。然而，nmosfet作為靜電防護器件存在一些問題。首先，其單位面積泄放的電流能力相對較弱，難以滿足高頻、高集成度電路中對靜電防護的高要求。其次，由于大量電流集中在反型層，導致散熱難度增加，可能進一步影響器件的可靠性和使用壽命。

4、為了克服nmosfet在靜電防護方面的不足，可控硅（silicon?controlledrectifier，scr）器件因其獨特的電流正反饋機制而逐漸受到關注。一旦scr器件導通，其單位面積泄放電流遠高于nmosfet，從而具有更強的靜電防護能力。然而，scr器件本身也存在觸發電壓高、導通速度慢的缺點。這些缺點限制了scr器件在靜電防護領域的應用范圍，也促使研究人員進一步探索和優化scr器件的性能。

5、因此，如何在保持scr器件高泄放電流能力的同時，降低其觸發電壓并提高導通速度，成為當前靜電防護器件研究中的熱點問題。本發明旨在提供一種改進的靜電防護器件，以解決現有技術中存在的問題，提高電源軌電路的靜電防護性能。

技術實現思路

1、本發明的目的在于解決現有技術中傳統的電源軌電路間靜電防護器件nmosfet，泄放電流主要集中在nmosfet的反型層，需要非常大的面積以達到電路要求的靜電防護等級問題，提供一種應用于電源軌電路的復合管觸發scr靜電防護器件。

2、為達到上述目的，本發明采用以下技術方案予以實現：

3、一種應用于電源軌電路的復合管觸發scr靜電防護器件，包括：p襯底；深n阱設置于p襯底上；n阱一、p阱一、n阱二、p阱二、n阱三依序設置于深n阱的上表面；在p襯底、深n阱、n阱和p阱上表面依序分別設置p+注入區一、溝槽一、n+注入區一、溝槽二、p+注入區二、溝槽三、n+注入區二、溝槽四、p+注入區三、溝槽五、n+注入區三、氧化層一、n+注入區四、溝槽六、n+注入區五、溝槽七、n+注入區六、氧化層二、n+注入區七、溝槽八、p+注入區四、溝槽九、n+注入區八、溝槽十、p+注入區五、溝槽十一、n+注入區九、溝槽十二和p+注入區六；

4、其中，p+注入區一的下表面與p襯底相接；溝槽一下表面與n阱一、p襯底同時相接；n+注入區一、溝槽二、p+注入區二的下表面與n阱一相接；溝槽三下表面與n阱一、p阱一同時相接；n+注入區二、溝槽四、p+注入區三、溝槽五、n+注入區三、氧化層一、n+注入區四的下表面與p阱一相接；p阱一的上表面、n+注入區三的右側、n+注入區四的左側設置有氧化層一；溝槽六的下表面與p阱一、n阱二同時相接，n+注入區五的下表面與n阱二相接；溝槽七下表面與n阱二、p阱二同時相接；n+注入區六、氧化層二、n+注入區七、溝槽八、p+注入區四、溝槽九、n+注入區八的下表面與p阱二相接；p阱二的上表面、n+注入區六的右側、n+注入區七的左側設置有氧化層二；溝槽十的下表面與p阱二、n阱三同時相接；p+注入區五、溝槽十一、n+注入區九的下表面與n阱三相接；溝槽十二的下表面與n阱三、p襯底同時連接；p+注入區六的下表面與p襯底相接；氧化層一和氧化層二分別連接至esd信號檢測電路；p+注入區三和n+注入區三短接、p+注入區四和n+注入區七短接；p+注入區一、n+注入區二、n+注入區八和p+注入區六連接至陰極，n+注入區一、p+注入區二、n+注入區四、n+注入區五、n+注入區六、p+注入區五和n+注入區九連接至陽極。

5、所述esd信號檢測電路，用于產生偏置電壓，偏置電壓分別施加到氧化層一和氧化層二上表面，作為nmosfet的柵極電壓。

6、所述n+注入區三作為源極、氧化層一作為柵極、n+注入區四作為漏極和p阱一作為襯底，構成nmos1。

7、所述n+注入區六作為漏極、氧化層二作為柵極、n+注入區七作為源極和p阱二作為襯底，構成nmos2。

8、所述n+注入區二作為發射極、p阱一作為基極和n+注入區四作為集電極構成雙極晶體管npn1。

9、所述n+注入區八作為發射極、p阱二作為基極和n+注入區六作為集電極構成雙極晶體管npn2。

10、所述n阱一、p阱一、n阱二、p阱二和n阱三的上表面與p襯底上表面齊平。

11、在發生正向esd事件時，所述p+注入區二作為發射極、n阱一作為基極和p阱一作為集電極構成雙極晶體管pnp1；n+注入區二作為發射極、p阱一作為基極和n阱一作為集電極構成雙極晶體管npn3；雙極晶體管npn3與雙極晶體管pnp1共同構成scr1結構；p+注入區五作為發射極、n阱三作為基極和p阱二作為集電極構成雙極晶體管pnp2；n+注入區八作為發射極、p阱二作為基極和n阱三作為集電極構成雙極晶體管npn4；雙極晶體管npn4與雙極晶體管pnp2共同構成scr2結構。

12、在發生負向esd事件時，所述p+注入區一、p+注入區六、p襯底、深n阱、n阱二和n+注入區五構成二極管pn1結構；p+注入區一、p襯底、n阱一和n+注入區一構成二極管pn2結構；p+注入區六、p襯底、n阱三和n+注入區九構成二極管pn3結構。

13、一種芯片，其特征在于，采用如前項任一項所述的應用于電源軌電路的復合管觸發scr靜電防護器件。

14、與現有技術相比，本發明具有以下有益效果：

15、本發明中的應用于電源軌電路的復合管觸發scr靜電防護器件，通過結合nmosfet與npn晶體管構成復合管結構，并以此為觸發機制快速導通scr，能夠作為主要的泄放電流路徑，顯著提高了在esd靜電放電事件下的電流泄放能力。不僅確保了高效的電流處理能力，還有效減小了所需芯片面積，實現了空間利用的最大化。

16、降低開啟時間：cttscr器件通過優化內部結構，實現了較高的開啟速度，在遭遇esd沖擊時，器件能夠迅速響應并開啟泄放通道，有效縮短了保護電路的反應時間，從而更好地保護集成電路免受損害。

17、降低導通電阻：復合管結構的設計有效降低了整體器件的導通電阻，不僅減少了能量損耗，還提高了電流泄放的效率，確保了電路在正常工作及esd事件下的穩定性和可靠性。

18、增強熱穩定性：cttscr通過結構創新，增強了器件的熱穩定性，使其在承受大電流泄放時能夠有效管理熱量，避免過熱導致的性能下降或損壞，延長了器件的使用壽命。

19、節省芯片面積：相較于傳統需要大面積支撐以實現泄放電流能力的電源軌電路，cttscr通過結構改變、器件內嵌和金屬線互聯等工藝技術，實現了在較小面積內達到高電流泄放能力的目標，對于提高集成電路的集成度和降低成本具有重要意義。